一种可同时用于静电放电和浪涌保护的箝位电路制造技术

本发明专利技术的一种可同时用于静电放电和浪涌保护的箝位电路，由第一RC网络、第一反相器、第二RC网络、分压器、比较器、第三RC网络、第二反相器、第三反相器、下拉路径、第一上拉路径、第二上拉路径和箝位晶体管级联而成；第一RC网络、第一反相器、第二RC网络、分压器、比较器、第三RC网络、第二反相器、第三反相器、下拉路径、第一上拉路径、第二上拉路径和箝位晶体管的前端均与VDD导线连接；第一RC网络、第一反相器、第二RC网络、分压器、比较器、第三RC网络、第二反相器、第三反相器、下拉路径、第一上拉路径、第二上拉路径和箝位晶体管的末端均与GND端连接。本发明专利技术的箝位电路，满足了同时静电放电和浪涌保护的要求。

A clamping circuit for both ESD and surge protection

【技术实现步骤摘要】
一种可同时用于静电放电和浪涌保护的箝位电路
本专利技术属于集成电路保护
，是电压敏感的箝位电路结构，涉及一种可同时用于静电放电和浪涌保护的箝位电路。
技术介绍
静电放电(ESD)是集成电路的重要可靠性问题。ESD是指带电体积累了电荷之后，接触到集成电路并产生电荷转移，形成放电过程，对集成电路造成损伤。浪涌是集成电路面临的另一种常见的放电现象，通常浪涌电流流入集成电路的电源线并对电路造成损伤，是典型的电过应力(EOS)事件。一般情况下，ESD电流上升时间短(小于10ns)，总放电时间也短(小于1us)；浪涌电流上升时间长(通常1us至10us)，总放电时间也长(大于10us)。传统ESD箝位电路是用于集成电路电源线和地线之间的ESD保护，随着技术的发展，人们希望对现有ESD箝位电路进行改进，使得其能同时实现ESD和浪涌保护。图1是传统的RC触发ESD箝位电路，由RC网络、反相器和箝位晶体管组成。RC网络由电阻和电容串联构成，当发生ESD事件时，电源线上的电压迅速升高，RC网络产生响应，输出低电平信号，该信号经过反相器后变为高电平，开本文档来自技高网...

【技术保护点】
1.一种可同时用于静电放电和浪涌保护的箝位电路，其特征在于：由第一RC网络、第一反相器、第二RC网络、分压器、比较器、第三RC网络、第二反相器、第三反相器、下拉路径、第一上拉路径、第二上拉路径和箝位晶体管级联而成，/n其中，第一RC网络由电容C1和电阻R1串联而成，输出RC检测电压Vesd；/n第一反相器由PMOS晶体管Mp1和NMOS晶体管Mn1串联而成，产生电压Vesdn并将其输入给第二上拉路径中的PMOS晶体管Mp8；/n第二RC网络由电容C2和电阻Mn2串联而成，产生检测电压Vpower-on并输入给第一上拉路径中的PMOS晶体管Mp7；/n分压器由n个二极管连接的PMOS晶体管串联而...

【技术特征摘要】
1.一种可同时用于静电放电和浪涌保护的箝位电路，其特征在于：由第一RC网络、第一反相器、第二RC网络、分压器、比较器、第三RC网络、第二反相器、第三反相器、下拉路径、第一上拉路径、第二上拉路径和箝位晶体管级联而成，
其中，第一RC网络由电容C1和电阻R1串联而成，输出RC检测电压Vesd；
第一反相器由PMOS晶体管Mp1和NMOS晶体管Mn1串联而成，产生电压Vesdn并将其输入给第二上拉路径中的PMOS晶体管Mp8；
第二RC网络由电容C2和电阻Mn2串联而成，产生检测电压Vpower-on并输入给第一上拉路径中的PMOS晶体管Mp7；
分压器由n个二极管连接的PMOS晶体管串联而成，输出参考电压Vref和偏置电压Vbias；
比较器由NMOS晶体管Mn3、Mn4和Mn5，以及PMOS晶体管Mp2和Mp3连接而成；
第三RC网络由电阻Mn6和电容C3串联而成，输出检测电压Veos；
第二反相器由PMOS晶体管Mp4和NMOS晶体管Mn7串联而成，输出信号输入给第三反相器；
第三反相器由PMOS晶体管Mp5和NMOS晶体管Mn8串联而成，输出信号Vcomp2并输入给第一上拉路径中的PMOS晶体管Mp6；
第一上拉路径由PMOS晶体管Mp6和Mp7...

【专利技术属性】
技术研发人员：杨兆年，张超，刘俊杰，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：陕西;61