基于现场可编程门阵列控制的多方中央处理器通信架构制造技术

本发明专利技术提供了一种基于现场可编程门阵列控制的多方中央处理器通信架构，在多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。

Communication architecture of multiparty central processor based on field programmable gate array control

【技术实现步骤摘要】
基于现场可编程门阵列控制的多方中央处理器通信架构
本专利技术涉及中央处理器(CentralProcessingUnit,CPU)与现场可编程门阵列(Field－ProgrammableGateArray,FPGA)之间利用高速收发口进行通信的应用
，具体地说，涉及一种在多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度的方法。
技术介绍
为了满足通信、多媒体和数字处理等高端应用，片上系统己不仅仅集成一个处理器，而更多的是将多个处理器集成到系统中，甚至还需要结合片外的处理器共同工作。由于系统集成了多个处理器，每个处理器相当于系统的一个主机，各个处理器在与共享资源间通信时，存在一定的逻辑冲突，造成了系统内部通信的一系列问题。目前主流的多处理器通信方式有以下四类：1)共享存储器通信机制共享存储器方式比较适合多处理器对于共享存储的处理，其实现方式是设立共享存储状态查询位来进行通信和识别。实现时在一个存储器中放有共享存储器的状态标志，该状态标志类似于信号灯。每次需要访问共享存储的主机设备需先访本文档来自技高网...

【技术保护点】
1.基于现场可编程门阵列(FPGA)控制的多方中央处理器(CPU)通信架构，多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。CPU芯片与FPGA芯片之间通过一个高速数据收发口和一个中断信号输入输出(IO)口进行连接，FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号...

【技术特征摘要】
1.基于现场可编程门阵列(FPGA)控制的多方中央处理器(CPU)通信架构，多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。CPU芯片与FPGA芯片之间通过一个高速数据收发口和一个中断信号输入输出(IO)口进行连接，FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。FPGA芯片对接入通信系统的CPU芯片的状态实时进行检测，并将系统中各CPU设备状态对各CPU进行告知。FPGA芯片内部对接入系统的每个CPU设备就分配有专门的数据缓存区，CPU可从数据缓存区的任意位置读取任意长度的数据。


2.如权利要求1所述的基于FPGA控制的多方CPU通信架构，其特征在于：CPU芯片与FPGA芯片之...

【专利技术属性】
技术研发人员：严伟，章少云，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11