基于现场可编程门阵列控制的多方中央处理器通信架构制造技术

本发明专利技术提供了一种基于现场可编程门阵列控制的多方中央处理器通信架构，在多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。

Communication architecture of multiparty central processor based on field programmable gate array control

【技术实现步骤摘要】
基于现场可编程门阵列控制的多方中央处理器通信架构
本专利技术涉及中央处理器(CentralProcessingUnit,CPU)与现场可编程门阵列(Field－ProgrammableGateArray,FPGA)之间利用高速收发口进行通信的应用
，具体地说，涉及一种在多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度的方法。
技术介绍
为了满足通信、多媒体和数字处理等高端应用，片上系统己不仅仅集成一个处理器，而更多的是将多个处理器集成到系统中，甚至还需要结合片外的处理器共同工作。由于系统集成了多个处理器，每个处理器相当于系统的一个主机，各个处理器在与共享资源间通信时，存在一定的逻辑冲突，造成了系统内部通信的一系列问题。目前主流的多处理器通信方式有以下四类：1)共享存储器通信机制共享存储器方式比较适合多处理器对于共享存储的处理，其实现方式是设立共享存储状态查询位来进行通信和识别。实现时在一个存储器中放有共享存储器的状态标志，该状态标志类似于信号灯。每次需要访问共享存储的主机设备需先访问该状态标志，如果此时存储器被其他处理器占用则等待其他设备访问结束后再进行访问。这种方法实现简单，需要配置的控制信息也较少。由于对状态标志需要进行识别，因此会增加一定的软件复杂度。2)Mailbox硬件通信机制Mailbox作为多处理器系统中处理器间进程同步和数据交换的硬件机制，其优点是应用相对的广，速度快。采用Mailbox的方式，主要是通过传输控制信息的方式进行多处理器通信。根据系统要求，可以定义不同的Mail来实现系统行为。例如：可以定义固定流量的数据传输，也可以定义固定区块的数据传输。通信双方的数据传输，属于片内并行数据传输，因此实时性好，速度快。同时还可以兼容中断和查询模式，减小控制CPU的处理时间压力。如果单纯用于固定的数据传输则Mail设计简单。但如果Mail定义的类型较多，会增加一定的Mail识别难度及识别时间。3)DMA数据搬运通信机制DMA(directmemoryaccess)方式能够有效地缩减数据通信对处理器的时间占用，在传送大量数据时能发挥一定的作用。主要使用在程序更新及成片数据搬运方面。DMA可以作为辅助解决多处理器通信的部件。4)串口主从模式通信机制串口主从模式主要使用串口通信设备完成，将多个处理器分为主设备与从设备。当主处理器需要数据时就通过DART(Universalasynchronousreceiver/transmitter)向从处理器发送请求数据命令，从处理器通过串口将数据发送去主处理器。由于串口通信延时较大，主处理器必须等待所有的数据从DART传入主处理器区域的SRAM进行组合，或者主处理器自身进行组合后，再处理方可使用，导致通信效率较低。同样从处理器在通信期间也不能向对应的存储区进行数据更新操作。所以传输和处理时间需要重点考虑。使用串口主从模式进行通信优点在于对软件程序方面的依赖较少，缺点在于对内部电路结构有一定依赖性，传输模式单一，时间久.若设计复杂的通信协议，则对软件编程压力大。
技术实现思路
本专利技术的目的是提出一种通信协议简单、高速、对于不同类型CPU兼容性好，并具有可扩展可升级的CPU之间通信架构，以此解决目前的CPU通信方法存在的不足。本专利技术所解决的技术问题可以采用以下技术方案实现：多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。CPU芯片与FPGA芯片之间通过一个高速数据收发口和一个中断信号IO口进行连接，FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。FPGA芯片对接入通信系统的CPU芯片的状态实时进行检测，并将系统中各CPU设备状态对各CPU进行告知。FPGA芯片内部对接入系统的每个CPU设备就分配有专门的数据缓存区，CPU可从数据缓存区的任意位置读取任意长度的数据。附图说明图1：FPGA控制的多方CPU通信架构拓扑图图2：FPGA内部逻辑模块图图3：中断申请信号与应答信号波形图图4：FPGA主动发起数据包通信流程图图5：三方CPU通信时，FPGA内部架构图具体实施方式通信架构：图1FPGA内部逻辑模块：图2通信方法：1、CPU之间通过FPGA控制进行通信。2、CPU与FPGA之间通过一个高速收发口和一个中断信号IO进行通信。3、CPU随时可以通过高速收发口向FPGA发各类型包，FPGA端即时对收到的包进行处理。4、除了应CPU要求的返回包外，当FPGA主动要向CPU发包时，应先利用中断口向CPU端提出申请。中断申请信号与应答信号波形如图3所示。FPGA再按照CPU回应的包中所带的要求信息将包发给CPU。5、FPGA向CPU主动发包只有两种情况：1)CPU状态查询包。2)向CPU申请发送数据包。工作原理及流程：1、FPGA端具有多个高速收发口，可同时与多个CPU进行通信。FPGA定时(1秒)对各个高速收发口进行监测，发送状态查询包，此查询包中也包括现有与FPGA相连的所有CPU设备信息。CPU信息中，最基本的包括有：a)设备属性(器件标识，FPGA通过CPU的返回信息获得)b)设备地址(由接入FPGA时的接口决定)；c)设备状态(设备是否正常在线，输入缓存区是否可写，接收数据缓存区已用容量等，还可根据软件开发人员要求，增加所需信息。)当某CPU设备在FPGA的中断申请等待时间(等待时间待定，根据软件对CPU的应用情况而定)内未响应，FPGA将撤销本次中断申请，若连续3次撤销对某CPU设备的中断申请，则认为此CPU设备已从系统移除或失效。2、由FPGA主动发起通信(CPU响应中断后)FPGA主动发起数据包通信流程：图4FPGA--->CPU的状态查询包格式：CPU--->FPGA的状态返回包格式：FPGA--->CPU发出申请接收数据包格式：CPU--->FPGA发出接收数据包格式：FPGA--->CPU发送数据包格式：3、由CPU主动发起通信CPU--->FPGA发出状态查询包格式：FPGA--->CPU的状态返回包格式：CPU--->FPGA--->CPU发送CPU之间通信包格式：4、FPGA内部结构以AB本文档来自技高网...

【技术保护点】
1.基于现场可编程门阵列(FPGA)控制的多方中央处理器(CPU)通信架构，多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。CPU芯片与FPGA芯片之间通过一个高速数据收发口和一个中断信号输入输出(IO)口进行连接，FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。FPGA芯片对接入通信系统的CPU芯片的状态实时进行检测，并将系统中各CPU设备状态对各CPU进行告知。FPGA芯片内部对接入系统的每个CPU设备就分配有专门的数据缓存区，CPU可从数据缓存区的任意位置读取任意长度的数据。/n

【技术特征摘要】
1.基于现场可编程门阵列(FPGA)控制的多方中央处理器(CPU)通信架构，多CPU芯片之间通过FPGA芯片的控制进行数据转发通信，由FPGA芯片对各方数据流进行调度。当CPU_A需要向CPU_B发出数据时，数据包以专有格式先发送到FPGA芯片中，FPGA对数据包进行解析和缓存，并以中断方式通知CPU_B准备接收数据，CPU_B从FPGA的缓冲区中读出数据后，完成了一次CPU之间的通信。CPU芯片与FPGA芯片之间通过一个高速数据收发口和一个中断信号输入输出(IO)口进行连接，FPGA芯片通过高速数据收发口随时接收CPU芯片下发的指令，当FPGA芯片主动需要同CPU芯片进行通信时，通过中断信号IO管脚向CPU芯片发出中断申请。FPGA芯片对接入通信系统的CPU芯片的状态实时进行检测，并将系统中各CPU设备状态对各CPU进行告知。FPGA芯片内部对接入系统的每个CPU设备就分配有专门的数据缓存区，CPU可从数据缓存区的任意位置读取任意长度的数据。


2.如权利要求1所述的基于FPGA控制的多方CPU通信架构，其特征在于：CPU芯片与FPGA芯片之...

【专利技术属性】
技术研发人员：严伟，章少云，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11