一种用于实现基于FPGA的SDRAM控制系统的硬件装置制造方法及图纸

本实用新型专利技术提供了一种用于实现基于FPGA的SDRAM控制系统的硬件装置，包括FPGA单元及与其连接的若干片SDRAM；所述FPGA单元包括指令译码模块、状态机模块、读模块、写模块、数据总线和控制总线。本实用新型专利技术通过采用一个基于三段式设计理论的状态机模块对多片SDRAM进行选通读写控制、同时读或同时写控制，并满足每片SDRAM对刷新时间的要求，且不会造成数据丢失，能够适用更广的应用场景，同时在刷新状态对读写请求进行检查，能够避免状态机模块在刷新状态无法响应读写请求，因此该状态机模块的设计能够具有较好的稳定性，具有综合效率较高、便于项目后期的维护和升级等诸多优势，同时还具有优化布局和节省资源的优势。

A hardware device for realizing SDRAM control system based on FPGA

【技术实现步骤摘要】
一种用于实现基于FPGA的SDRAM控制系统的硬件装置
本专利技术涉及数字IC测试系统中SDRAM控制器设计领域，特别涉及一种用于实现基于FPGA的SDRAM控制系统的硬件装置。
技术介绍
目前，在数字IC测试系统中，需要将大量的图形数据存储在外部存储器中，在芯片测试时将图形数据从外部存储器中读出、并对数字芯片功能进行测试。SDRAM(SynchronousDynamicRandomAccessMemory，SDRAM)是一款高速、高容量动态存储器，与SRAM相比，不仅容量大得多，并且价格也相对便宜，因而在数字IC测试系统及其他工业领域获得广泛应用。目前市场上虽然有一些通用的SDRAM控制器，但存在设置复杂、代码可读性差、模块较多、无法针对特定的系统，发挥不了SDRAM的优势。并且，市场上的SDRAM控制器多是针对一片SDRAM进行设计的，在FPGA(FieldProgrammableGateArray,FPGA)芯片上若要同时控制多片SDRAM则需要重复多次例化，这样的设计对后期代码的维护和升级造成很大的困难。例如，公开号为CN106本文档来自技高网...

【技术保护点】
1.一种用于实现基于FPGA的SDRAM控制系统的硬件装置，其特征在于，包括FPGA单元及与其连接的若干片SDRAM；/n所述FPGA单元包括指令译码模块、状态机模块、读模块、写模块、数据总线和控制总线；/n所述指令译码模块用于将来自外部总线的指令进行译码；/n译码出读指令时，所述指令译码模块配置SDRAM地址和读模块内部缓存RAM的地址范围，所述状态机模块用于接收所述读指令，根据所述SDRAM地址选通单片或多片对应的SDRAM，控制读模块从对应的SDRAM读出数据存入读模块的内部缓存，并根据读模块反馈的缓存状态控制其缓存的数据回读至外部总线或高速数据线；/n所述读模块用于用于执行所述从对应的...

【技术特征摘要】
1.一种用于实现基于FPGA的SDRAM控制系统的硬件装置，其特征在于，包括FPGA单元及与其连接的若干片SDRAM；
所述FPGA单元包括指令译码模块、状态机模块、读模块、写模块、数据总线和控制总线；
所述指令译码模块用于将来自外部总线的指令进行译码；
译码出读指令时，所述指令译码模块配置SDRAM地址和读模块内部缓存RAM的地址范围，所述状态机模块用于接收所述读指令，根据所述SDRAM地址选通单片或多片对应的SDRAM，控制读模块从对应的SDRAM读出数据存入读模块的内部缓存，并根据读模块反馈的缓存状态控制其缓存的数据回读至外部总线或高速数据线；
所述读模块用于用于执行所述从对应的SDRAM读出数据并根据所述读模块内部缓存RAM的地址范围存入其内部缓存、执行对所述缓存状态的反馈、执行所述缓存的数据回读至外部总线或高速数据线；
译码出写指令时，所述指令译码模块配置SDRAM地址和写模块内部缓存RAM的地址范围，所述状态机模块用于根据所述SDRAM地址选通单片或多片对应的SDRAM，并根据写模块反馈的缓存状态控制其缓存的数据写入对应的SDRAM；
所述写...

【专利技术属性】
技术研发人员：曹志强，陈良，霍亮，
申请(专利权)人：华峰测控技术天津有限责任公司，
类型：新型
国别省市：天津;12