存储装置及其微型接口制造方法及图纸

本发明专利技术公开了一种存储装置及其微型接口。存储装置包含第一存储模块、第一控制电路、第二存储模块以及微型接口。第一存储模块和第二存储模块用以存储数据。第一控制电路耦接于第一存储模块，用以控制第一存储模块的操作。第二控制电路耦接于第二存储模块，用以控制第二存储模块的操作。微型接口包含四十二个引脚并耦接于第一控制电路及第二控制电路，用以依据PCI‑E 4.0的OCuLink标准与第一控制电路进行数据传输，并用以依据UFS标准与第二控制电路进行数据传输。

Storage device and its micro interface

【技术实现步骤摘要】
存储装置及其微型接口
本专利技术涉及一种微型接口(nanopitchI/Oconnector)及具有微型接口的存储装置，尤其涉及一种具有多种传输接口的微型接口(nanopitchI/Oconnector)及具有此微型接口的存储装置。
技术介绍
近年来，快速周边组件互连(PeripheralComponentInterconnectExpress；PCI-E)已在电脑相关领域被大幅地采用，其拥有快速的速率，并足以取代现有的多种内部总线，同时PCI-E更支援热插拔(HotSwapping)，并具备较佳的可移植性及模块化潜力。其中，基于PCI-E4.0的光学铜线连接(OpticalCopperLink；OCuLink)接口，是使用铜电缆作为主要连接的介质，并提供了单一通道高达每秒8千兆位元(8Gb/s)的频宽，并且支援四通道(4lanes)，亦即可达到每秒32千兆位元(32Gb/s)的总频宽，且其体积较小，可提供未来小型或轻薄化平台连接外接装置的标准连接，以增加内部扩充性以及外部外接多元化。此外，通用快闪存储器存储(UniversalFlashStorage；UFS)是一种设计用于数码相机、智能手机等消费电子产品使用的快闪存储器存储规范。UFS的设计目标是发展一套统一的快闪存储卡格式，在提供高数据传输速度和稳定性的同时，也可以减少消费者对于市面上各种存储卡格式的混淆和不同存储卡转接器的使用。然而当同时使用OCuLink接口以及UFS接口时，目前的技术大多是使用两个连接器以分别连接这两种接口，而无法通过单一的连接器同时使用OCuLink接口以及UFS接口。这样的情形，并不利于传输接口的接口的小型化的发展。
技术实现思路
本专利技术一实施例提供了一种存储装置，其包含第一存储模块、第一控制电路、第二存储模块、第二控制电路以及微型接口(nanopitchI/Oconnector)。第一存储模块和第二存储模块用以存储数据。第一控制电路耦接于第一存储模块，用以控制第一存储模块的操作。第二控制电路耦接于第二存储模块，用以控制第二存储模块的操作。微型接口包含四十二个引脚并耦接于第一控制电路及第二控制电路，用以依据快速周边组件互连(PeripheralComponentInterconnectExpress；PCI-E)4.0的光学铜线连接(Optical/CopperLink；OCuLink)标准与第一控制电路进行数据传输，并用以依据通用快闪存储器存储(UniversalFlashStorage；UFS)标准与第二控制电路进行数据传输。本专利技术另一实施例提供了一种微型接口，其包含四十二个引脚，用以依据PCI-E4.0的OCuLink标准与外部的第一控制电路进行数据传输，并用以依据UFS标准与外部的第二控制电路进行数据传输。附图说明图1为本专利技术一实施例的存储装置连接至一主机时的功能方框图。图2为图1的存储装置的微型接口的引脚定义图。图3为本专利技术另一实施例的存储装置连接至一主机时的功能方框图。图4为图3的存储装置的微型接口的引脚定义图。图5为图3的存储装置的微型接口的另一引脚定义图。其中，附图标记说明如下：10主机20处理器30、50连接器100、300存储装置110、310微型接口121第一控制电路122第二控制电路123第三控制电路131第一存储模块132第二存储模块133第三存储模块151第一通道152第二通道153第三通道154第四通道A1至A21、B1至B21引脚具体实施方式请参考图1，图1为本专利技术一实施例的存储装置100连接至主机10时的功能方框图。存储装置100包含微型接口(nanopitchI/Oconnector)110、第一控制电路121、第二控制电路122、第一存储模块131以及第二存储模块132。第一存储模块131和第二存储模块132可分别为快闪存储器(flashmemory)模块，用以存储数据。第一控制电路121耦接于第一存储模块131，用以控制第一存储模块131的操作。第二控制电路122耦接于第二存储模块132，用以控制第二存储模块132的操作。微型接口110包含四十二个引脚并耦接于第一控制电路121及第二控制电路122，用以依据快速周边组件互连(PeripheralComponentInterconnectExpress；PCI-E)4.0的光学铜线连接(Optical/CopperLink；OCuLink)标准与第一控制电路121进行数据传输，并用以依据通用快闪存储器存储(UniversalFlashStorage；UFS)标准与第二控制电路122进行数据传输。当存储装置100通过微型接口110连接至主机10的连接器30时，主机10会将存储装置100辨识成一个OCuLink装置以及一个UFS装置。微型接口110可从主机10的连接器30接收数据，并将所接收到的数据传送给第一控制电路121及/或第二控制电路122，以使第一控制电路121及/或第二控制电路122将所接收的数据存储至第一存储模块131及/或第二存储模块132。相对地，主机10的处理器20可通过微型接口110命令第一控制电路121及第二控制电路122分别从第一存储模块131及第二存储模块132读取数据，并将所读取的数据通过微型接口110和连接器30传送给处理器20。请参考图2，图2为图1的存储装置100的微型接口110的引脚定义图。微型接口110具有四十二个引脚A1至A21以及B1至B21，其中这四十二个引脚A1至A21以及B1至B21的定义多数与OCuLink的定义相同。详言之，在本实施例中，引脚A1、A2、A5、A8至A14、A17、A20、B2、B5、B8至B14、B17、B20及B21与官方OCuLink的引脚定义相同。所不同的是，微型接口110的引脚A21被第二控制电路122作为UFS的REF_CLK引脚使用，而引脚B1被第二控制电路122作为UFS的RST_N引脚使用。此外，引脚A3、A4、B3和B4组成第一通道(lane)151，引脚A6、A7、B6和B7组成第二通道152，引脚A15、A16、B15和B16组成第三通道153，而引脚A18、A19、B18和B19组成第四通道154。第一控制电路121通过第一通道151、第二通道152、第三通道153及第四通道154当中的两个通道，并依据PCI-E4.0的OCuLink标准与微型接口110进行数据传输。同时，第二控制电路122通过第一通道151、第二通道152、第三通道153及第四通道154当中除第一控制电路121所使用的两个通道之外的另外两个通道，并依据UFS标准与微型接口110进行数据传输。例如，第一控制电路121可通过第一通道151和第二通道152并依据PCI-E4.0的OCuLink标准与微型接口110进行数据传输，而第二控制电路122则是通过第三通道1本文档来自技高网...

【技术保护点】
1.一种存储装置，包含：/n一第一存储模块，用以存储数据；/n一第一控制电路，耦接于该第一存储模块，用以控制该第一存储模块的操作；/n一第二存储模块，用以存储数据；/n一第二控制电路，耦接于该第二存储模块，用以控制该第二存储模块的操作；以及/n一微型接口(nano pitch I/O connector)，包含四十二个引脚，耦接于该第一控制电路及该第二控制电路，用以依据快速周边组件互连(Peripheral Component InterconnectExpress；PCI-E)4.0的光学铜线连接(Optical/Copper Link；OCuLink)标准与该第一控制电路进行数据传输，并用以依据通用快闪存储器存储(Universal Flash Storage；UFS)标准与该第二控制电路进行数据传输。/n

【技术特征摘要】
1.一种存储装置，包含：
一第一存储模块，用以存储数据；
一第一控制电路，耦接于该第一存储模块，用以控制该第一存储模块的操作；
一第二存储模块，用以存储数据；
一第二控制电路，耦接于该第二存储模块，用以控制该第二存储模块的操作；以及
一微型接口(nanopitchI/Oconnector)，包含四十二个引脚，耦接于该第一控制电路及该第二控制电路，用以依据快速周边组件互连(PeripheralComponentInterconnectExpress；PCI-E)4.0的光学铜线连接(Optical/CopperLink；OCuLink)标准与该第一控制电路进行数据传输，并用以依据通用快闪存储器存储(UniversalFlashStorage；UFS)标准与该第二控制电路进行数据传输。


2.如权利要求1所述的存储装置，其中：
该微型接口的四十二个引脚中的引脚A3、A4、B3和B4组成一第一通道(lane)，该微型接口的四十二个引脚中的引脚A6、A7、B6和B7组成一第二通道，该微型接口的四十二个引脚中的引脚A15、A16、B15和B16组成一第三通道，且该微型接口的四十二个引脚中的引脚A18、A19、B18和B19组成一第四通道；
其中，该第一控制电路通过该第一通道、该第二通道、该第三通道及该第四通道当中的两个通道并依据PCI-E4.0的OCuLink标准与该微型接口进行数据传输；以及
其中，该第二控制电路通过该第一通道、该第二通道、该第三通道及该第四通道当中除该第一控制电路所使用的两个通道之外的另外两个通道并依据UFS标准与该微型接口进行数据传输。


3.如权利要求2所述的存储装置，其中，该第一控制电路是通过该第一通道与该第二通道并依据PCI-E4.0的OCuLink标准与该微型接口进行数据传输，而该第二控制电路是通过该第三通道及该第四通道并依据UFS标准与该微型接口进行数据传输。


4.如权利要求1所述的存储装置，另包含：
一第三存储模块，用以存储数据；以及
一第三控制电路，耦接于该第三存储模块，用以控制该第三存储模块的操作；
其中，该微型接口还用以依据通用序列总线3.0(UniversalSerialBus3.0；USB3.0)与该第三控制电路进行数据传输。


5.如权利要求4所述的存储装置，其中：
该微型接口的四十二个引脚中的引脚A3、A4、B3和B4组成一第一通道(lane)，该微型接口的四十二个引脚中的引脚A6、A7、B6和B7组成一第二通道，该微型接口的四十二个引脚中的引脚A15、A16、B15和B16组成一第三通道，且该微型接口的四十二个引脚中的引脚A18、A19、B18和B19组成一第四通道；
其中，该第一控制电路通过该第一通道、该第二通道、该第三通道及该第四通道当中的两个通道并依据PCI-E4.0的OCuLink标准与该微型接口进行数据传输；
其中，该第二控制电路通过该第一通道、该第二通道、该第三通道及该第四通道当中除该第一控制电路所使用的两个通道之外的一个通道并依据UFS标准与该微型接口进行数据传输；以及
其中，该第三控制电路通过该第一通道、该第二通道、该第三通道及该第四通道当中除该第一控制电路和该第二控制电路所使用的三个通道之外的另一个通道并依据USB3.0标准与该微型接口进行数据传输。


6.如权利要求4所述的存储装置，其中：
该微型接口的四十二个引脚中的引脚A3、A4、B3和B4组成一第一通道(lane)，该微型接口的四十二个引脚中的引脚A6、A7、B6和B7组成一第二通道，该微型接口的四十二个引脚中的引脚A15、A16、B15和B16组成一第三通道，且该微型接口的四十二个引脚中的引脚A18、A19、B18和B19组成一第四通道；
其中，该第一控制电路通过该第一通道、该第二通道、该第三通道及该第四通道当中的一个通道并依据PCI-E4.0的OCuLink标准与该微型接口进行数据传输；
其中，该第二控制电路通过该第一通道、该第二通道、该第三...

【专利技术属性】
技术研发人员：李俊昌，林嘉伟，
申请(专利权)人：宇瞻科技股份有限公司，
类型：发明
国别省市：中国台湾;71