一种基于线性编码的并行线性处理系统的容错方法技术方案

本发明专利技术公开了一种基于线性编码的并行线性处理系统的容错方法，步骤一、设置K路并行线性处理支路；步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；步骤四、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出K个容错数据，其中错误支路为K+2个支路中的一路，根据E

A fault tolerance method of parallel linear processing system based on linear coding

【技术实现步骤摘要】
一种基于线性编码的并行线性处理系统的容错方法
本专利技术涉及应用中的并行线性处理技术，具体涉及到一种基于线性编码的并行线性处理系统的容错方法。
技术介绍
在雷达系统、卫星通信等应用中存在大量的并行线性处理系统，包括相同输入、不同处理系数的并行线性处理系统以及不同输入、相同处理系数的并行线性处理系统。然而，在恶劣的电磁辐射环境中，数字信号处理设备往往很容易受到辐射影响，从而导致输出数据错误。例如，处于星载平台上的数字信号处理设备，常会受到太空辐射影响而导致运行错误。其中最主要的故障就是单粒子翻转(singleeventupset，SEU)。更不利的是，随着CMOS工艺的改进、器件尺寸的增大和系统工作电压的降低，设备抗SEU的能力也随之降低。因此，对处于星载平台等特殊环境中的数字信号处理设备，必须解决其可靠性问题。目前，为提高可靠性的传统方案多为三模冗余方案。这种方案的优点是不必考虑被保护模块的逻辑特性，只需要将原有逻辑重复三次，并配合多数选择器完成容错，因此实现逻辑非常简单。但这种方案的开销为待保护模块的3倍以上，对某些资源有限的处理平台，如星载平台的容错信号处理，则极大限制了其处理资源的利用率。降低容错开销的一个有效办法是针对待保护模块的特点设计专门的容错方案。本专利技术即利用并行线性处理系统的特点进行专门的容错方案设计。
技术实现思路
针对上述问题，本专利技术的目的是提供一种基于线性编码的并行线性处理系统的容错方法。针对在FPGA等数字信号处理设备上实现的待保护并行线性处理模块，利用其线性特性对SEU错误进行检测与纠正。本专利技术能够有效地对SEU故障进行容错，且其资源开销明显小于三模冗余。本专利技术针对具有相同输入、不同处理系数的并行线性处理系统进行考虑，例如数字波束成形(DigitalBeamForming，DBF)，匹配滤波器等。针对应用场景的不同，并行线性处理系统可以在现场可编程门阵列(FieldProgrammableGateArray，FPGA)、数字信号处理器(DigitalSignalProcessor，DSP)等多种数字信号处理设备上实现。本专利技术的一种基于线性编码的并行线性处理系统的容错方法，该方法包括以下步骤：步骤一、设置K路并行线性处理支路，其中K为正整数；步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；第1路冗余支路的处理系数通过如下公式获得，公式为：第2路冗余支路的处理系数通过如下公式获得，公式为：其中，实值编码向量αk、βk分别构成实值编码向量序列为和任意并行线性处理支路k的处理系数向量为步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；K个基本数据与2个冗余数据通过如下公式获得，公式为，其中，和分别表示并行线性处理系统的处理系数矩阵、第i个样本周期的输入向量、第i个样本周期的输出向量，L表示每个支路处理系数的个数；步骤四、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出K个容错数据，其中错误支路为K+2个支路中的一路，具体为：定义两个检测变量用于故障检测，则在SEU故障情况下，即只允许一路支路出现故障，根据E1和E2的值将故障检测情况分为三种：E1、E2都等于0：此时所有K+2路支路的处理结果均正确，没有故障发生；E1、E2有一个等于0、一个不等于0：此时K路基本支路的处理结果正确，冗余的2路支路之一出现故障，由于冗余支路不影响最后的输出结果，因此不进行纠错；E1、E2都不等于0：此时有一路基本支路出现故障。所述步骤四进一步包括以下处理：预先存储一个比例向量之后通过比较E2/E1与中的哪个值相等来确定错误的基本支路；设定在确定第ki基本支路为错误分支后，将相应输出结果更正为其他基本支路的输出结果为yk＝zk(k≠ki)。与现有技术相比，本专利技术所产生的积极技术效果如下：(1)适用于所有相同输入、不同处理系数的并行线性处理系统的容错保护；(2)能够充分利用系统的线性特性以提供容错保护；(3)能够提供高效的容错保护，其容错率达到99％以上，满足大多数系统的处理需求；(4)容错开销较小，且系统并行支路越多，其容错资源开销与无保护资源开销之比越小。附图说明图1是本专利技术的基于线性编码的并行线性处理系统的容错方法整体流程示意图；图2是本专利技术以数字波束成形滤波器进行数据容错实施例框架示意图。具体实施方式下面结合附图和实施例对本专利技术技术方案进行详细描述。如图1所示，是本专利技术的一种基于线性编码的并行线性处理系统的容错方法整体流程图，包括以下步骤：步骤S01、设置K路并行线性处理支路，其中K为正整数；步骤S02、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数(并行线性处理模块将输入与模块的处理系数进行乘、加等线性操作；以滤波器为例，处理系数即为滤波系数，以波束成形为例，处理系数即为波束成形系数)；例如本专利技术实施例中，第1路冗余支路的处理系数通过如下公式获得，公式为：第2路冗余支路的处理系数通过如下公式获得，公式为：其中，实值编码向量αk、βk分别构成实值编码向量序列为和任意并行线性处理支路k的处理系数向量步骤S03、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；例如本专利技术实施例中，K个基本数据与2个冗余数据通过如下公式获得，公式为，其中，和分别表示并行线性处理系统的处理系数矩阵、第i个样本周期的输入向量、第i个样本周期的输出向量，L表示每个支路的长度即指处理系数的个数；步骤S04、对K个基本数据与2个冗余数据进行单故障检测，纠正错误数据，输出K个容错数据，其中错误支路为K+2个支路中的一路，具体的，定义两个检测变量用于故障检测，则在SEU故障情况下，即只允许一路支路出现故障，根据E1和E2的值可将故障检测情况分为三种：E1、E2都等于0：此时系统的线性关系保持，所有K+2路支路的处理结果均正确，没有故障发生。E1、E2有一个等于0、一个不等于0：此时K路基本支路的处理结果正确，冗余的2路支路之一出现故障。由于冗余支路不影响最后的输出结果，因此不进行纠错。E1、E2都不等于0：此时有一路基本支路出现故障。假设第ki基本支路(即当前第i个样本第k支路)出现故障导致其产生输出误差Δ，此时相比于期望值yki，其输出变量为zki＝yki+Δ，此时可得通过比较E2/E1可以识别SEU故障支路，在单故障检测与纠正模块预先存储一个比例向量之后通过比较E2/E1与中的哪个值相等来确定错误分支。该方法的前提是比例向量中所有元素的取值是不本文档来自技高网...

【技术保护点】
1.一种基于线性编码的并行线性处理系统的容错方法，其特征在于，该方法包括以下步骤：/n步骤一、设置K路并行线性处理支路，其中K为正整数；/n步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；/n第1路冗余支路的处理系数通过如下公式获得，公式为：/n

【技术特征摘要】
1.一种基于线性编码的并行线性处理系统的容错方法，其特征在于，该方法包括以下步骤：
步骤一、设置K路并行线性处理支路，其中K为正整数；
步骤二、对K路并行线性处理支路的处理系数进行线性编码，生成2路冗余线性处理支路的处理系数；
第1路冗余支路的处理系数通过如下公式获得，公式为：



第2路冗余支路的处理系数通过如下公式获得，公式为：



其中，实值编码向量αk、βk分别构成实值编码向量序列为和
任意并行线性处理支路k的处理系数向量为k＝1,2,...,K；
步骤三、输入样本数据分别通过K路基本线性处理支路与2路冗余线性处理支路进行并行运算，生成K个基本数据与2个冗余数据；
K个基本数据与2个冗余数据通过如下公式获得，公式为，



其中，和分别表示并行线性处理系统的处理系数矩阵、第i个样本周期的输入向量、第i个样本周期的输出向量，L表示每个支路中处理系数的个数；...

【专利技术属性】
技术研发人员：高镇，朱锦华，郭玲华，陈香萍，李殷乔，万小磊，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12