一种芯片封装结构及装置制造方法及图纸

本实用新型专利技术提供了一种芯片封装结构，包括：芯片(100)，包括多个管脚(101)；封装基板(200)，其中，芯片(100)倒装焊接于封装基板(200)的第一表面(202)；其中，部分管脚(101)设于封装基板(200)的第一表面(202)和/或与第一表面(202)垂直的侧表面，另一部分管脚(101)设于封装基板(200)中与第一表面(202)相对的第二表面(203)。另本实用新型专利技术还提供了一种芯片封装装置，用于解决管脚数量与占用面积的矛盾，本实用新型专利技术提供的结构和装置具有集成度高，占用面积小，可布置多数量管脚的优点。

A chip packaging structure and device

【技术实现步骤摘要】
一种芯片封装结构及装置
本技术涉及集成电路封装
，尤其涉及一种芯片封装结构及装置。
技术介绍
随着集成电路技术的发展，对集成电路的封装要求更加严格，封装技术关系到产品的功能，其中，球状引脚栅格阵列(BGA，BallGridArray)封装技术因为其高密度、高性能、多引脚封装的方式广泛的应用在高脚数芯片中，BGA封装技术为高密度表面装配封装技术，在封装底部，引脚都呈球状并排列呈一个类似于格子的图案，目前主板控制芯片组多采用该封装技术，采用BGA技术封装的内存，可在内存体积不变的情况下，内存容量提高两到三倍，与薄型小尺寸封装(TSOP，ThinSmallOutlinePackage)技术相比，具有更小的体积、更好的散热性能和电性能。但BGA封装技术具有管脚数量极限，在指定面积内，能布置的管脚数量是有上限的，当需要更多管脚的时候，只能通过更大的面积来实现，但因为电路整体集成度要求，电路板面积是有限的，很难再增大芯片封装面积，从而产生了管脚数量与占用面积的矛盾。
技术实现思路
(一)要解决的技术问题基于上述技术问题，本技术提供了一种芯片封装结构及装置，用于解决管脚数量与占用面积的矛盾，本技术提供的结构和装置具有集成度高，占用面积小，可布置多数量管脚的优点。(二)技术方案第一方面，本技术提供了一种芯片封装结构，包括：芯片100，包括多个管脚101；封装基板200，其中，芯片100设于封装基板200的第一表面202；其中，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，另一部分管脚101设于封装基板200中与第一表面202相对的第二表面203。可选地，封装基板200的第一表面202中间部位设有至少一个凹槽201，所述芯片100设于凹槽内201。可选地，凹槽201的深度大于或等于芯片100的厚度。可选地，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面具体为：部分管脚101设于封装基板200中非凹槽部分的第一表面202和/或与第一表面202垂直的侧表面。第二方面，本技术提供了一种芯片封装装置，包括多个芯片封装结构，多个芯片封装结构中每相邻两芯片封装结构相互连接。可选地，相邻两芯片封装结构相互连接具体包括：每相邻两芯片封装结构层叠连接或垂直连接。可选地，若每相邻两芯片封装结构层叠连接，则位于上部的芯片封装结构中位于第二表面203的管脚101与位于下部的芯片封装结构中位于第一表面202的管脚101连接，以实现每相邻两芯片封装结构的相互连接；若每相邻两芯片封装结构垂直连接，则芯片封装结构中位于侧表面的管脚101与另一芯片封装结构中位于第一表面202或第二表面203的管脚101连接。可选地，还包括外部连接结构300，其设于封装基板200的表面，用于连接其他芯片封装结构或电器元件。第三方面，本技术提供了一种芯片封装方法，包括：S1，将芯片100设于于封装基板200的第一表面202；S2，将部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，将另一部分管脚101设于封装基板200的第二表面203，得到芯片封装结构。可选地，还包括：S3，将多个步骤S2得到的芯片封装结构的管脚101进行连接，以实现多个芯片封装结构的层叠或垂直连接。(三)有益效果本技术提供了一种芯片封装结构及装置，通过对现有芯片封装结构进行优化设计，将部分管脚设于芯片封装结构的上表面或侧表面，在解决多数量管脚布置的问题的同时可以实现多个芯片封装结构的互连，通过在芯片封装结构的表面设置连接结构可实现芯片封装结构与电路板或连接器的互连，集成度高，占用面积小。附图说明图1示意性示出了本公开实施例的常用的通过绑线400进行芯片封装的芯片封装结构；图2示意性示出了本公开实施例的常用的通过倒装焊进行芯片封装的芯片封装结构；图3示意性示出了本公开实施例的封装基板200为平板的优化芯片封装结构；图4A示意性示出了本公开实施例的封装基板200为具有凹槽201的优化芯片封装结构的剖视图；图4B示意性示出了本公开实施例的封装基板200为具有凹槽201的优化芯片封装结构的立体示意图；图5示意性示出了本公开实施例的多个芯片封装结构层叠连接形成的芯片封装装置的结构示意图；图6A示意性示出了本公开实施例的多个芯片封装结构垂直连接形成的芯片封装装置的剖视图；图6B示意性示出了本公开实施例的多个芯片封装结构垂直连接形成的芯片封装装置的立体示意图；图7示意性示出了本公开实施例的具有外部连接结构300的芯片封装装置结构示意图；图8示意性示出了本公开实施例的芯片封装方法步骤图。具体实施方式为使本技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本技术进一步详细说明。球状引脚栅格阵列BGA类的封装算是目前管脚密度较高的一种芯片封装形式，但受管脚间距的限制，其管脚数量是受限制的，当前芯片的封装主要是通过绑线400(如图1所示)或倒装焊(如图2所示)的形式连接到封装基板上的，但此种方式受焊接面积的限制，使得其承载的管脚数量有限，有待进一步优化。第一方面，本技术提供了一种芯片封装结构，包括：芯片100，包括多个管脚101；封装基板200，其中，芯片100设于封装基板200的第一表面202；其中，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，另一部分管脚101设于封装基板200中与第一表面202相对的第二表面203。具体的，封装基板200可以为平板形式，如图3所示，此时芯片100焊接于封装基板200的第一表面202，也即上表面，芯片100的管脚101中，部分焊接于封装基板200的第二表面203，部分焊接与封装基板200的第一表面202和/或侧表面。封装基板200还可以是具有一个或多个凹槽201的立方体(如图4A和图4B所示)，芯片100焊接于凹槽201的底部，优选的，凹槽201的深度大于或等于芯片100的厚度，以保护芯片100，同时可以方便管脚101的连接。此时，部分管脚101设于封装基板200中非凹槽部分的第一表面202和/或侧表面。该种立方体可以通过在平板形式的基板的第一表面202覆盖新基板的形式形成，也可以通过在较厚基板的表面挖取凹槽形成，其具体的形成方式不限。第二方面，本技术还提供了一种芯片封装装置，包括多个上述所述的芯片封装结构，该多个芯片封装结构中每相邻两芯片封装结构相互连接，以实现多个芯片的互连，实现一个芯片封装装置上容纳多个芯片颗粒，进行立体封装。具体的，每相邻两芯片封装结构相互连接具体包括每相邻两芯片封装结构层叠连接(如图5所示)或垂直连接(如图6A和图6B所示)。若每相邻两芯片封装结构层叠连接，则位于上部的芯片封装结构中位于第二本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n芯片(100)，包括多个管脚(101)；/n封装基板(200)，其中，所述芯片(100)设于所述封装基板(200)的第一表面(202)；/n其中，部分所述管脚(101)设于所述封装基板(200)的第一表面(202)和/或与所述第一表面(202)垂直的侧表面，另一部分所述管脚(101)设于所述封装基板(200)中与所述第一表面(202)相对的第二表面(203)。/n

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
芯片(100)，包括多个管脚(101)；
封装基板(200)，其中，所述芯片(100)设于所述封装基板(200)的第一表面(202)；
其中，部分所述管脚(101)设于所述封装基板(200)的第一表面(202)和/或与所述第一表面(202)垂直的侧表面，另一部分所述管脚(101)设于所述封装基板(200)中与所述第一表面(202)相对的第二表面(203)。


2.根据权利要求1所述的芯片封装结构，其特征在于，所述封装基板(200)的第一表面(202)中间部位设有至少一个凹槽(201)，所述芯片(100)设于所述凹槽内(201)。


3.根据权利要求2所述的芯片封装结构，其特征在于，所述凹槽(201)的深度大于或等于所述芯片(100)的厚度。


4.根据权利要求2所述的芯片封装结构，其特征在于，所述部分所述管脚(101)设于所述封装基板(200)的第一表面(202)和/或与所述第一表面(202)垂直的侧表面具体为：
部分所述管脚(101)设于所述封装基板(200)...

【专利技术属性】
技术研发人员：梁福田，邓辉，龚明，吴玉林，彭承志，朱晓波，潘建伟，
申请(专利权)人：中国科学技术大学，
类型：新型
国别省市：安徽;34