【技术实现步骤摘要】
【国外来华专利技术】用于随机存取和铁电存储器的损耗均衡交叉引用本专利申请要求Fackenthal等人在2017年8月30日提交的标题为“用于随机存取和铁电存储器的损耗均衡(WearLevelingforRandomAccessandFerroelectricMemory)”的美国专利申请第15/691,454号的优先权，所述美国专利申请被转让给本申请的受让人并且通过引用而明确地以整体并入本文。
技术介绍
以下总体上涉及存储器阵列，并且更具体地涉及用于随机存取和铁电存储器的损耗均衡。存储器装置被广泛用于在诸如计算机、无线通信装置、相机、数字显示器等之类的各种电子装置中存储信息。通过对存储器单元的不同状态进行编程来存储信息。例如，二进制存储器单元具有两种状态，通常由逻辑“1”或逻辑“0”表示。在其它系统中，可以存储两种以上的状态。为了访问存储的信息，电子装置的部件可以读取或感测存储器单元中的存储状态。为了存储信息，电子装置的部件可以在存储器单元中写入状态或对所述状态进行编程。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存...
【技术保护点】
1.一种方法，包括：/n在第一锁存器集合处，从存储器阵列的第一部分接收第一数据集，其中所述第一锁存器集合与所述存储器阵列的所述第一部分相关联；/n通过所述存储器阵列外部的外围中的纠错电路将所述第一数据集发送到第二锁存器集合，其中所述第二锁存器集合与所述存储器阵列的第二部分相关联；以及/n将所述第一数据集存储在所述存储器阵列的所述第二部分中。/n
【技术特征摘要】
【国外来华专利技术】20170830 US 15/691,4541.一种方法，包括：
在第一锁存器集合处，从存储器阵列的第一部分接收第一数据集，其中所述第一锁存器集合与所述存储器阵列的所述第一部分相关联；
通过所述存储器阵列外部的外围中的纠错电路将所述第一数据集发送到第二锁存器集合，其中所述第二锁存器集合与所述存储器阵列的第二部分相关联；以及
将所述第一数据集存储在所述存储器阵列的所述第二部分中。
2.根据权利要求1所述的方法，其中所述接收包括：
激活所述第一部分的存储器单元行，其中所述存储器单元行对应于所述第一数据集；
使用与所述第一部分相关联的第一感测部件集合来感测来自所述激活的存储器单元行所述第一数据集；以及
将所述第一数据集存储在所述第一锁存器集合中。
3.根据权利要求2所述的方法，进一步包括：
在将所述第一数据集保持在所述第一锁存器集合中的同时，停用所述第一部分的所述存储器单元行。
4.根据权利要求3所述的方法，进一步包括：
至少部分地基于停用与所述第二部分相关联的隔离装置来隔离所述存储器阵列的所述第二部分的存储器单元；以及
将所述第二部分的所述隔离的存储器单元行预写入第一逻辑状态。
5.根据权利要求4所述的方法，其中所述第一逻辑状态对应于逻辑状态一(1)。
6.根据权利要求4所述的方法，其中所述发送包括：
将所述第一数据集从所述第一锁存器集合传输到所述纠错电路；
使所述纠错电路对所述第一数据集执行纠错操作；以及
将所述第一数据集从所述纠错电路传输到所述第二锁存器集合。
7.根据权利要求6所述的方法，进一步包括：
将所述第一数据集划分为多个数据子集；以及
通过所述纠错电路将所述多个数据子集中的每个子集依次发送到所述第二锁存器集合。
8.根据权利要求6所述的方法，其中：
所述发送所述第一数据集和所述预写入所述第二部分的所述隔离的存储器单元行同时发生。
9.根据权利要求6所述的方法，进一步包括：
在不预填充所述存储器阵列的所述第一部分的所述行的情况下关闭所述第一锁存器集合。
10.根据权利要求9所述的方法，进一步包括：
用所述第二锁存器集合中的所述第一数据集预填充所述存储器阵列的所述第二部分的所述预写入的行。
11.根据权利要求10所述的方法，其中所述预填充所述第二部分的所述预写入的行包括：
当所述第一数据集与所述预写入的第一逻辑状态不同时，写入第二逻辑状态。
12.根据权利要求11所述的方法，其中所述第二逻辑状态对应于逻辑状态零(0)。
13.一种电子存储器装置，包括：
存储器阵列，其包括铁电存储器单元的多个部分，所述多个部分中的每个部分与感测部件集合和锁存器集合相关联；
纠错电路，其位于所述存储器阵列外部的外围；以及
控制器，其与所述存储器阵列、所述感测部件集合、所述锁存器集合和所述纠错电路进行电子通信，其中所述控制器可操作以：
使第一锁存器集合从所述存储器阵列的第一部分接收第一数据集，其中所述第一锁存器集合与所述存储器阵列的所述第一部分相关联；
通过所述纠错电路将所述第一数据集发送到第二锁存器集合，其中所述第二锁存器集合与所述存储器阵列的第二部分相关联；以及
将所述第一数据集存储在所述存储器阵列的所述第二部分中。
14.根据权利要求13所述的电子存储器装置，其中所述控制器可操作以：
激活所述第一部分的存储器单元行，其中所述存储器单元行对应于所述第一数据集；
使用与所述第一部分相关联的第一感测部件集合来感测来自所述激活的存储器单元行的所述第一数据集；以及
将所述第一数据集存储在所述第一锁存器集合中。
15.根据权利要求14所述的电子存储器装置，其中所述控制器可操作以：
在将所述第一数据集保持在所述第一锁存器集合中的同时，停用所述第一部分的所述存储器单元行。
16.根据权利要求15所述的电子存储器装置，其中所述控制器可操作以：
至少部分地基于停用与所述第二部分相关联的隔离装置来隔离所述存储器阵列的所述第二部分的存储器单元；以及
将所述第二部分的所述隔离的存储器单元行预写入第一逻辑状态。
17.根据权利要求16所述的电子存储器装置，其中所述控制器可操作以：
将所述第一数据集从所述第一锁存器集合传输到所述纠错电路；
使所述纠错电路对所述第一数据集执行纠错操作；以及
将所述第一数据集从所述纠错电路传输到所述第二锁存器集合。
18.根据权利要求17所述的电子存储器装置，其中所述控制器可操作以：
将所述第一数据集划分为多个数据子集；以及
通过所述纠错电路将所述多个数据子集中的每个子集依次发送到所述第二锁存器集合。
19.根据权利要求17所述的电子存储器装置，其中所述控制器可操作以：
同时发送所述第一数据集并预写入所述第二部分的所述隔离的存储器单元行。
20.根据权利要求17所述的电子存储器装置，其中所述控制器可操作以：
在不预填充所述存储器阵列的所述第一部分的所述行的情况下关闭所述第一锁存器集合。
21.根据权利要求20所述的电子存储器装置，其中所述控制器可操作以：
用所述第二锁存器集合中的所述第一数据集预填充所述存储器阵列的所述第二部分的所述预写入的行。
22.一种方法，包括：
激活与第一数据集相对应的存储器单元行以在第一锁存器集合处接收所述第一数据集，其中所述第一锁存器集合与存储器阵列的第一部分相关联，所述第一部分包括所述存储器单元行；
在将所述第一数据集保持在所述第一锁存器集合中的同时，停用所述第一部分的所述存储器单元行；
在至少部分地基于停用与所述存储器阵列的第二部分相关联的隔离装置而隔离所述第二部分的存储器单元之后，用第一逻辑状态预写入所述第二部分的存储器单元行；
通过所述存储器阵列外部的外围中的纠错电路将所述第一数据集发送到第二锁存器集合，其中所述第二锁存器集合与所述第二部分相关联；
在不预填充所述第一部分的所述存储器单元行的情况下关闭所述第一锁存器集合；以及
用所述第二锁存器集合中的所述第一数据集预填充所述第二部分的所述预写入的存储器单元行。
23.根据权利要求22所述的方法，其中所述激活包括：
使用与所述第一部分相关联的第一感测部件集合来感测来自所述激活的存储器单元行的所述第一数据集；以及
将所述第一数据集存储在所述第一锁存器集合中。
24.根据权利要求22所述的方法，其中所述发送包括：
将所述第一数据集划分为多个数据子集；
将所述多个子集中的每个子集依次传输到所述纠错电路；
使所述纠错电路对所述多个子集中的每个子集执行纠错操作；以及
将所述多个子集中的每个子集从所述纠错电路传输到所述第二锁存器集合。
25.一种电子存储器装置，包括：存储器阵列，所述存储器阵列包括铁电存储器单元的多个部分，所述多个部分中的每个部分与感测部件集合和锁存器集合相关联；
纠错电路，其位于所述存储器阵列外部的外围；以及
控制器，其与所述存储器阵列、所述感测部件集合、所述锁存器集合和所述纠错电路进行电子通信，其中所述控制器可操作以：
激活与第一数据集相对应的存储器单元行以在第一锁存器集合处接收所述第一数据集，其中所述第一锁存器集合与所述存储器阵列的第一部分相关联，所述第一部分包括所述存储器单元行；
在将所述第一数据集保持在所述第一锁存器集合中的同时，停用所述第一部分的所述存储器单元行；
在至少部分地基于停用与所述存储器阵列的第二部分相关联的隔离装置而隔...
【专利技术属性】
技术研发人员：R·E·法肯索尔，D·维梅尔卡蒂，D·R·米尔斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。