半导体存储器装置制造方法及图纸

本发明专利技术提供用于使用集成式测试数据路径进行存储器I/O测试的技术。在实例中，一种用于操作存储器设备的输入/输出数据路径的方法可包含：在第一模式期间，在所述存储器设备的第一通道的数据端子处经由第一数据路径从所述第一通道的存储器阵列接收非测试信息；在第一测试模式期间，在所述第一通道的所述数据端子处从第一额外数据路径接收第一测试信息，所述第一额外数据路径耦合所述第一通道与所述存储器设备的第二通道，并且其中所述存储器设备的接口裸片包含所述第一数据路径及所述额外数据路径。

【技术实现步骤摘要】
【国外来华专利技术】半导体存储器装置优先权申请案本申请案主张2017年8月22日提出申请的第15/683,430号美国申请案的优先权权益，所述美国申请案以其全文引用方式并入本文中。
技术介绍
环回测试已用于评估大规模集成(LSI)电路的输入及输出(I/O)端子操作的操作。然而，对一些形式的存储器执行环回测试是困难的。举例来说，对于应用于组合到系统级封装(SIP)中的装置的非组件形式的存储器、具有大数目个I/O的存储器或高速存储器，此测试是困难的，因为难以在外面测试装备或外部测试板上进行配置。当存储器经配置用于SIP时，因为可存取性且因为外部I/O连接的大数目及密度，若干个存储器I/O无法经受经由外部测试装备进行直接测试。为提供可配置环回测试的测试装备，将需要SIP系统的不合意扩大及显著成本。此扩大将由提供与I/O端子的可靠物理连接性或由容纳额外端子或特殊电路系统以用于产生及收集所测试I/O电路的测试数据造成。对于例如高带宽存储器(HBM)的多个存储器系统，其中裸DRAM经堆叠且与存储器控制器一起安装于衬底(例如硅(Si)中介层)上，当到I/O的测试接口可包含直径为25μ本文档来自技高网...

【技术保护点】
1.一种存储器设备，其包括：/n多个存储器阵列，其界定多个存储器通道；/n逻辑接口电路，其耦合到所述多个存储器阵列，所述逻辑接口电路具有分别与所述多个存储器通道相关联的多个数据路径，其中所述逻辑接口电路含有可操作以在所述逻辑接口电路内执行包含将测试数据从第一存储器通道传送到第二存储器通道的测试操作的电路系统。/n

【技术特征摘要】
【国外来华专利技术】20170822 US 15/683,4301.一种存储器设备，其包括：
多个存储器阵列，其界定多个存储器通道；
逻辑接口电路，其耦合到所述多个存储器阵列，所述逻辑接口电路具有分别与所述多个存储器通道相关联的多个数据路径，其中所述逻辑接口电路含有可操作以在所述逻辑接口电路内执行包含将测试数据从第一存储器通道传送到第二存储器通道的测试操作的电路系统。


2.根据权利要求1所述的存储器设备，其中所述测试数据是从与所述第一存储器通道相关联的第一数据路径读取到与所述第二存储器通道相关联的第二数据路径。


3.根据权利要求1所述的存储器设备，其中所述第一及第二存储器通道中的每一者包括相应I/O总线，且其中所述第一及第二存储器通道的所述I/O总线被配置为彼此选择性地通信。


4.根据权利要求1所述的存储器设备，其中所述第一存储器通道包含线性反馈移位寄存器，所述线性反馈移位寄存器经配置以产生所述测试数据。


5.根据权利要求1所述的存储器设备，其中所述第二存储器通道包含多输入签名移位寄存器，所述多输入签名寄存器经配置以接收所述测试数据。


6.根据权利要求1所述的存储器设备，其中单个半导体包含所述多个存储器阵列及所述逻辑接口电路。


7.根据权利要求1所述的存储器设备，其中一或多个第一半导体裸片包含所述多个存储器阵列；
其中第二半导体裸片包含所述逻辑接口电路；且
其中所述一或多个第一半导体裸片及所述第二半导体裸片布置成堆叠。


8.一种设备，其包括：
第一通道；
第二通道；
其中所述第一通道包括：
第一内部电路；
第一端子；
第一数据路径，其介于所述第一内部电路与所述第一端子之间，以将第一数据信号从所述第一内部电路运送到所述第一端子；及
第二数据路径，其介于所述第一内部电路与所述第一端子之间，以将第二数据信号从所述第一端子运送到所述第一内部电路；其中所述第二通道包括：
第二内部电路；
第二端子；
第三数据路径，其介于所述第二内部电路与所述第二端子之间，以将第三数据信号从所述第二内部电路运送到所述第二端子；及
第四数据路径，其介于所述第二内部电路与所述第二端子之间，以将第四数据信号从所述第二端子运送到所述第二内部电路；且
其中所述设备进一步包括介于所述第一数据路径与所述第二内部电路之间的第一额外路径，所述第一额外路径经配置以在被激活时通过所述第一额外路径及所述第一数据路径将第五数据信号从所述第二内部电路运送到所述第一端子。


9.根据权利要求8所述的设备，其中所述第二数据路径经配置以在激活所述第一额外路径时将所述第五数据信号从所述第一端子运送到所述第一内部电路。


10.根据权利要求9所述的设备，其中所述设备进一步包括介于所述第三数据路径与所述第一内部电路之间的第二额外路径，所述第二额外路径经配置以在被激活时通过所述第二额外路径及所述第三数据路径将第六数据信号从所述第一内部电路运送到所述第二端子。


11.根据权利要求10所述的设备，其中所述第四数据路径经配置以在激活所述第二额外路径时将所述第六数据信号从所述第二端子运送到所述第二内部电路。


12.根据权利要求8所述的设备，其中所述设备进一步包括接口逻辑裸片及堆叠在所述接口逻辑裸片上方的至少一个存储器裸片。


13.根据权利要求12所述的设备，其中所述接口逻辑裸片包含所述第一数据路径、所述第二数据路径及所述第一额外路径。


14.根据权利要求10所述的设备，其中所述设备进一步包括接口逻辑裸片及堆叠在所述接口逻辑裸片上方的至少一个存储器裸片；且
其中所述接口逻辑裸片包含所述第一数据路径、所述第二数据路径、所述第三数据路径、所述第四数据路径、所述第一额外路径及所述第二额外路径。


15.根据权利要求12所述的设备，其中所述第一内部电路包含多输入签名寄存器MISR。

【专利技术属性】
技术研发人员：堂野千秋，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US