一种片上单晶半导体材料的制备方法技术

本发明专利技术公开了一种片上单晶半导体材料的制备方法，包括以下步骤：提供单晶半导体材料；其中，单晶半导体材料具有掺杂注入面；于掺杂注入面，对单晶半导体材料进行掺杂注入处理，以在单晶半导体材料的预设深度处形成掺杂层；对已形成的结构进行退火处理；提供芯片；其中，芯片具有键合互连面；对单晶半导体材料的掺杂注入面与芯片的键合互连面进行低温键合处理；对与掺杂注入面相对的单晶半导体材料的另一面进行减薄处理，直至去除掺杂层。由于本制备方法采用其内具有掺杂层的单晶半导体材料实现片上材料的制备，降低了制备成本和难度，并且，在对单晶半导体材料和芯片进行相关处理时，无须采用高温处理工艺，不会对芯片造成影响。

A preparation method of single crystal semiconductor material on chip

【技术实现步骤摘要】
一种片上单晶半导体材料的制备方法
本专利技术涉及半导体制备
，具体涉及一种片上单晶半导体材料的制备方法。
技术介绍
随着CMOS集成电路微缩持续发展，同时，基于CMOS集成电路的微系统集成也从三维封装、系统级封装、多芯片三维系统集成向单芯片三维集成方向发展，以持续减少微系统体积、电路延迟和电路功耗，大幅提升系统性能。现有实现单片3D-IC（Three-dimensionalintegratedcircuit，三维集成电路）集成的片上材料的制备方法有如下几种：1.通过芯片与SOI或GOI等高迁移率锗基材料低温键合实现片上材料的制备；这种方式制备的材料质量好、迁移率较高，但是制备工艺成本高，并且制备控制难度大。2.通过在芯片上低温沉积多晶硅等材料实现片上材料的制备；这种方式虽然成本低，但是其制备的材料多晶态、缺陷多且迁移率较低，使得最终制备出的三维集成电路性能较差。3.通过在芯片的表面上选择性开孔，再在已形成的结构上低温选择型横向外延实现片上材料的制备；这种方式形成的片上材料缺陷较多，有晶界，并且制备过程中的工艺温度较高对底层的芯片电路影响较大，同样会使得最终制备出的三维集成电路性能较差。CMOS集成电路的持续发展，对片上材料的制备提出了越来越高的要求，因此，如何高质量且低成本的实现片上材料的制备成了一个亟待解决的问题。
技术实现思路
为了克服现有片上材料的制备方法的成本高，或者，制备出的片上材料存在缺陷多、迁移率低、多晶态等的技术问题，本专利技术提供一种片上单晶半导体材料的制备方法。本专利技术所述的片上单晶半导体材料的制备方法，包括以下步骤：提供单晶半导体材料；其中，单晶半导体材料具有掺杂注入面；于掺杂注入面，对单晶半导体材料进行掺杂注入处理，以在单晶半导体材料的预设深度处形成掺杂层；对已形成的结构进行退火处理；提供芯片；其中，芯片具有键合互连面；对单晶半导体材料的掺杂注入面与芯片的键合互连面进行低温键合处理；对与掺杂注入面相对的单晶半导体材料的另一面进行减薄处理，直至去除掺杂层。优选地，单晶半导体材料为体硅晶圆材料。优选地，掺杂注入处理的注入元素为P、As、B或In中的任意一种。优选地，掺杂注入处理的注入剂量为1e14cm-2至1e16cm-2。优选地，预设深度为10nm至5000nm。优选地，退火处理的退火温度大于等于800℃。优选地，退火处理的退火时间大于等于1s。优选地，在提供芯片后，并在进行低温键合处理前；对掺杂注入面与键合互连面进行等离子体活化处理。优选地，在将掺杂注入面与键合互连面进行低温键合处理中，在与掺杂注入面相对的单晶半导体材料的另一面进行机械施压处理。优选地，采用硅-硅直接键合工艺，对掺杂注入面和键合互连面进行低温键合处理；采用湿法腐蚀工艺，对单晶半导体材料的另一面进行减薄处理。综上所述，本专利技术提供的片上单晶半导体材料的制备方法，在进行键合互连前，于掺杂注入面，对后续与芯片进行键合的单晶半导体材料进行掺杂注入处理，在单晶半导体材料的预设深度处形成掺杂层；依次进行退火处理和低温键合处理，后续在对单晶半导体材料的另一面进行减薄处理时，以掺杂层为腐蚀阻挡层，从而在芯片上保留满足厚度要求的单晶半导体材料，实现高质量片上材料的制备。与现有技术相比，本专利技术采用单晶半导体材料实现片上材料的制备，相比于采用SOI或GOI进行制备，降低了工艺制备成本，同时，本专利技术通过与掺杂层作为减薄处理的腐蚀停止层，可以使得片上材料的制备厚度精确更高，并且，在对单晶半导体材料进行退火处理后，对单晶半导体材料和芯片进行相关处理时，无须采用高温处理工艺，不会对芯片造成影响；也不会使得片上制备的材料出现多晶态、迁移率低等问题。附图说明图1是本专利技术涉及的片上单晶半导体材料的制备方法流程图；图2至图7是本专利技术涉及的片上单晶半导体材料的制备方法每一步骤对应的结构图；其中，1为单晶半导体材料，11为掺杂注入面，12为掺杂层，2为芯片，21为键合互连面。具体实施方式下面结合附图说明根据本专利技术的具体实施方式。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是，本专利技术还可以采用其他不同于在此描述的其他方式来实施，因此，本专利技术并不限于下面公开的具体实施例的限制。为了克服现有片上材料的制备方法的成本高，或者，制备出的片上材料存在缺陷多、迁移率低、多晶态等的技术问题，本专利技术提供一种片上单晶材料转移的制备方法；具体地，采用其内具有掺杂层的单晶半导体材料实现片上材料的制备，在进行减薄处理时，以掺杂层为腐蚀阻挡层，无需采用成本高的SOI衬底或GOI衬底，降低了工艺制备成本和制备难度，并且，在对单晶半导体材料和芯片进行相关处理时，无须采用高温处理工艺，不会对芯片造成影响。本专利技术所述的片上单晶半导体材料的制备方法，如图1所示，包括以下步骤：S1、如图2所示，提供单晶半导体材料1；其中，单晶半导体材料1具有掺杂注入面11；本步骤中，提供需要与芯片2进行键合互连的单晶半导体材料1；其中，单晶半导体材料1为体硅晶圆材料；或者，还可以是任一种满足工作要求的现有单晶半导体材料1；掺杂注入面11为单晶半导体材料1上的一个面，具体地，掺杂注入面11为后续对单晶半导体材料1进行掺杂注入处理的面。采用上述技术方案，相比于采用SOI或GOI等质量好的材料，单晶半导体材料1的成本更低，同时，单晶半导体材料1也具有迁移率较高的优点，能够保证片上材料的制备品质。S2、如图3所示，于掺杂注入面11，对单晶半导体材料1进行掺杂注入处理，以在单晶半导体材料1的预设深度处形成掺杂层12；本步骤中，在对芯片2与单晶半导体材料1进行键合互连前，需要于掺杂注入面11，对单晶半导体材料1进行掺杂注入处理；以在单晶半导体材料1的预设深度处形成掺杂层12，掺杂层12在后续的减薄处理过程中，可以作为腐蚀停止层，从而在减薄处理后，能够在芯片2上保留满足厚度要求的片上材料，降低控制难度。具体地，掺杂注入处理的注入元素为P、As、B或In中的任意一种；注入剂量为1e14cm-2至1e16cm-2；预设深度为10nm至5000nm；其中，注入元素、注入剂量和预设深度的选取，可以根据实际情况设置，在此不作具体限定。S3、对已形成的结构进行退火处理；本步骤中，在对单晶半导体材料1进行掺杂注入处理时，高能量的入射离子会使一些晶格原子发生位移，造成大量的空位；故需要对掺杂注入处理后的单晶半导体材料1进行退火处理，以恢复晶体的结构和消除缺陷，提高制造品质。其中，退火处理的退火温度大于等于800℃；退火处理的退火时间大于等于1s；具体的退火温度值和退火时间需要根据实际情况设置，在此不作具体限定。S4、如图4所示，提供芯片2；其中，芯片2具有键合互连面21；本步骤中，芯片2为任意一种本文档来自技高网...

【技术保护点】
1.一种片上单晶半导体材料的制备方法，其特征在于，包括以下步骤：/n提供单晶半导体材料；其中，所述单晶半导体材料具有掺杂注入面；/n于所述掺杂注入面，对所述单晶半导体材料进行掺杂注入处理，以在所述单晶半导体材料的预设深度处形成掺杂层；/n对已形成的结构进行退火处理；/n提供芯片；其中，所述芯片具有键合互连面；/n对所述单晶半导体材料的所述掺杂注入面与所述芯片的所述键合互连面进行低温键合处理；/n对与所述掺杂注入面相对的所述单晶半导体材料的另一面进行减薄处理，直至去除所述掺杂层。/n

【技术特征摘要】
1.一种片上单晶半导体材料的制备方法，其特征在于，包括以下步骤：
提供单晶半导体材料；其中，所述单晶半导体材料具有掺杂注入面；
于所述掺杂注入面，对所述单晶半导体材料进行掺杂注入处理，以在所述单晶半导体材料的预设深度处形成掺杂层；
对已形成的结构进行退火处理；
提供芯片；其中，所述芯片具有键合互连面；
对所述单晶半导体材料的所述掺杂注入面与所述芯片的所述键合互连面进行低温键合处理；
对与所述掺杂注入面相对的所述单晶半导体材料的另一面进行减薄处理，直至去除所述掺杂层。


2.根据权利要求1所述的片上单晶半导体材料的制备方法，其特征在于，所述单晶半导体材料为体硅晶圆材料。


3.根据权利要求1所述的片上单晶半导体材料的制备方法，其特征在于，所述掺杂注入处理的注入元素为P、As、B或In中的任意一种。


4.根据权利要求1所述的片上单晶半导体材料的制备方法，其特征在于，所述掺杂注入处理的注入剂量为1e14cm-2至1e16cm-2。


5.根据权利要求1所...

【专利技术属性】
技术研发人员：殷华湘，林翔，罗彦娜，刘占峰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11