半导体存储装置制造方法及图纸

实施方式提供一种能够缩短读出动作的期间的半导体存储装置。一种实施方式的半导体存储装置具备第1存储单元晶体管、连接在所述第1存储单元晶体管的第1端的位线、连接在所述第1存储单元晶体管的第2端的源极线、及控制电路。所述控制电路配置为：在从所述第1存储单元晶体管进行读出动作时，在第1期间，对所述位线施加第1电压，在所述第1期间之后的第2期间，对所述位线施加大于所述第1电压的第2电压，并且对所述源极线施加小于所述第1电压的第3电压，在所述第2期间之后的第3期间，感测所述第1存储单元晶体管的数据。

Semiconductor storage device

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2018-205000号(申请日：2018年10月31日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
已知有具备作为非易失性存储器的NAND(NotAND，与非)闪速存储器、及控制该NAND闪速存储器的存储器控制器的存储器系统。
技术实现思路
实施方式提供一种能够缩短读出动作的期间的半导体存储装置。实施方式的半导体存储装置具备：第1存储单元晶体管；位线，连接在所述第1存储单元晶体管的第1端；源极线，连接在所述第1存储单元晶体管的第2端；及控制电路。所述控制电路配置为：在从所述第1存储单元晶体管进行读出动作时，在第1期间，对所述位线施加第1电压，在所述第1期间之后的第2期间，对所述位线施加大于所述第1电压的第2电压，并且对所述源极线施加小于所述第1电压的第3电压，在所述第2期间之后的第3期间，感测所述第1存储单元晶体管的数据。附图本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其具备：/n第1存储单元晶体管；/n位线，连接在所述第1存储单元晶体管的第1端；/n源极线，连接在所述第1存储单元晶体管的第2端；及/n控制电路；且/n述控制电路配置为：在从所述第1存储单元晶体管进行读出动作时，/n在第1期间，对所述位线施加第1电压，/n在所述第1期间之后的第2期间，对所述位线施加大于所述第1电压的第2电压，并且对所述源极线施加小于所述第1电压的第3电压，/n在所述第2期间之后的第3期间，感测所述第1存储单元晶体管的数据。/n

【技术特征摘要】
20181031 JP 2018-2050001.一种半导体存储装置，其具备：
第1存储单元晶体管；
位线，连接在所述第1存储单元晶体管的第1端；
源极线，连接在所述第1存储单元晶体管的第2端；及
控制电路；且
述控制电路配置为：在从所述第1存储单元晶体管进行读出动作时，
在第1期间，对所述位线施加第1电压，
在所述第1期间之后的第2期间，对所述位线施加大于所述第1电压的第2电压，并且对所述源极线施加小于所述第1电压的第3电压，
在所述第2期间之后的第3期间，感测所述第1存储单元晶体管的数据。


2.根据权利要求1所述的半导体存储装置，其中
所述控制电路配置为在所述第1期间，对所述源极线施加所述第1电压。


3.根据权利要求2所述的半导体存储装置，其中
所述控制电路包含：
第1驱动电路；及
第1晶体管，包含第1端及第2端，且具有第1阈值电压，所述第1端经由所述位线连接在所述第1存储单元晶体管的第1端，所述第2端连接在所述第1驱动电路；且
述控制电路配置为：在所述第1期间，
对所述第1晶体管的栅极施加所述第2电压与所述第1阈值电压之和，
将通过所述第1驱动电路施加的所述第1电压经由所述第1晶体管供给到所述位线。


4.根据权利要求2所述的半导体存储装置，其中
所述控制电路包含：
第1驱动电路；及
第1晶体管，包含第1端及第2端，且具有第1阈值电压，所述第1端经由所述位线连接在所述第1存储单元晶体管的第1端，所述第2端连接在所述第1驱动电路；且
述控制电路配置为：在所述第1期间，
对所述第1晶体管的栅极施加所述第1电压与所述第1阈值电压之和，
通过所述第1晶体管将利用所述第1驱动电路施加的电压箝位在所述第1电压而供给到所述位线。


5.根据权利要求1所述的半导体存储装置，其进而具备：
第2晶体管，配置为能够将所述第1存储单元晶体管的第1端与所述位线之间电性连接；
第2存储单元晶体管，包含连接在所述位线的第1端、连接在所述源极线的第2端、及连接在与所述第1存储单元晶体管的栅极连接的字线的栅极；以及
第3晶体管，配置为能够将所述第2存储单元晶体管的第1端与所述位线之间电性连接；且
所述控制电路配置为在所述第1期间，使所述第3晶体管成为断开状态。


6.根据权利要求5所述的半导体存储装置，其中
所述控制电路包含：
第1驱动电路；及
第1晶体管，包含第1端及第2端，且具有第1阈值电压，所述第1端经由所述位线连接在所述第1存储单元晶体管的第1端，所述第2端连接在所述第1驱动电路；且
所述控制电路配置为：在所述第1期间，
对所述第1晶体管的栅极施加所述第2电压与所述第1阈值电压之和，
将从所述第1驱动电路驱动的所述第1电压经由所述第1晶体管供给到所述位线。


7.根据权利要求5所述的半导体存储装置，其中
所述控制电路包含：
第1驱动电路；及
第1晶体管，包含第1端及第2端，且具有第1阈值电压，所述第1端经由所述位线连接在所述第1存储单元晶体管的第1端，所述第2端连接在所述第1驱动电路；且
所述控制电路配置为：在所述第1期间，
对所述第1晶体管的栅极施加所述第1电压与所述第1阈值电压之和，
通过所述第1晶体管将从所述第1驱动电路驱动的电压箝位在所述第1电压而供给到所...

【专利技术属性】
技术研发人员：鎌田义彦，児玉择洋，石崎佑树，出口阳子，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP