多输出栅极驱动器系统及其操作方法技术方案

公开了一种多输出栅极驱动器系统及其操作方法。多输出栅极驱动器系统包括：功率器件，具有栅极节点；第一驱动器，具有输入端和耦接至栅极节点的输出端；第二驱动器，具有输入端和耦接至栅极节点的输出端；第一比较器，具有耦接至第二驱动器的输出端的第一输入端、耦接至第一参考电压的第二输入端以及输出端；第二比较器，具有耦接至第二驱动器的输出端的第一输入端、耦接至第二参考电压的第二输入端以及输出端；以及逻辑电路，具有用于接收控制信号的输入端、耦接至第一驱动器的输入端的第一输出端以及耦接至第二驱动器的输入端的第二输出端。

Multi output gate driver system and its operation method

【技术实现步骤摘要】
多输出栅极驱动器系统及其操作方法
本专利技术总体上涉及用于多输出栅极驱动器系统中的静态栅极箝位的系统和方法。
技术介绍
栅极驱动器是功率放大器，并且还可以包括附加电路，如电平移位器。栅极驱动器接受来自相关联的控制器IC的低功率输入信号，并且为大功率晶体管诸如绝缘栅双极晶体管(IGBT)或功率金属氧化物半导体场效应晶体管(MOSFET)的栅极产生高电流驱动输入信号。通常，栅极驱动器的单个输出端用于驱动功率晶体管的单个栅极节点。两个输出端有时可以用于驱动高侧功率晶体管和低侧功率晶体管。栅极驱动器可以具有用于提供箝位功能的一个或更多个专用输出端。
技术实现思路
一种多输出栅极驱动器系统包括：功率器件，具有栅极节点；第一驱动器，具有输入端和耦接至栅极节点的输出端；第二驱动器，具有输入端和耦接至栅极节点的输出端；第一比较器，具有耦接至第二驱动器的输出端的第一输入端、耦接至第一参考电压的第二输入端以及输出端；第二比较器，具有耦接至第二驱动器的输出端的第一输入端、耦接至第二参考电压的第二输入端以及输出端；以及逻辑电路，具有用于接收控制信号的输入端、耦接至第一驱动器的输入端的第一输出端以及耦接至第二驱动器的输入端的第二输出端。附图说明为了更全面地理解本专利技术及其优点，现参考以下结合附图进行的描述，在附图中：图1A是多输出栅极驱动器系统的实施方式的示意图以及在栅极驱动器系统中使用的栅极电阻器的替选配置的示意图，该多输出栅极驱动器系统包括与接通状态操作条件和关断状态操作条件相关联的电压比较器；图1B是与图1A的多输出栅极驱动器系统相关联的逻辑表；图2A是多输出栅极驱动器系统的另一实施方式的示意图，其中第二输出端仅用于箝位；图2B是与图2A的多输出栅极驱动器系统相关联的逻辑表；图3A是多输出栅极驱动器系统的另一实施方式的示意图，其中第二输出端用于在关断状态期间的源供和箝位；图3B是与图3A的多输出栅极驱动器系统相关联的逻辑表；图4是与图1A至图3所示的多输出栅极驱动器系统相关联的时序图；图5是针对功率器件的栅极电阻的指定值的接通操作条件和关断操作条件，作为集电极电流的函数的功率器件的集电极电压随时间的变化(“dV/dt”)的图；图6是包括具有两个输出端的多输出栅极驱动器集成电路(“IC”)的实施方式多输出栅极驱动器系统的示意图，其中两个输出端分别可以吸收(sink)和源供(source)电流；图7是类似于图6中所示的多输出栅极驱动器系统的实施方式多输出栅极驱动器系统的示意图，但包括用于在关断条件下导致第二输出端的去激活的串联二极管；图8是根据实施方式的与多输出栅极驱动器IC一起使用的用于以指定的dv/dt目标值驱动功率器件的控制方案的图；图9是与图6的多输出栅极驱动器系统相关联的逻辑表；图10是与图9所示的表相对应的时序图；图11是多输出栅极驱动器系统的示意图，其中栅极驱动器IC的第二输出端可以取决于在输入端施加的逻辑条件，使用预定的或可编程的延迟被切换或者与第一输出端同时被切换；图12是多输出栅极驱动器系统的示意图，其中可以使用比较器对栅极驱动器IC的第二输出端进行操作，以检测功率器件的栅极的电压电平；图13是示出多于两个驱动器的多输出栅极驱动器系统的示意图，其中，每个驱动器具有单个输出端；以及图14是示出多于两个驱动器的多输出栅极驱动器系统的示意图，其中，每个驱动器具有单独的吸收输出端和源供输出端。具体实施方式根据实施方式，栅极驱动器可以具有两个或更多个独立可控输出端或相关可控输出端，其均在操作模式下将栅极电压施加到驱动的功率晶体管。输出端的每一个可以具有独立用于接通和关断的栅极电阻器。可以根据专用负载条件或温度条件或其它操作条件来激活各个输出端。被激活的输出端越多(并行切换)，驱动的功率晶体管(有时称为“开关”或“器件”)可以被切换地越快。因此，还可以提高包括栅极驱动器和开关的相应转换器或逆变器的切换速度。还可以实现切换损耗与EMI或安全操作区域之间的更好的权衡。在双输出栅极驱动器中，当只操作两个输出端中的一个时，可以将另一输出端保持在高阻抗状态。然而，对于功率晶体管，第二输出端的高阻抗操作具有两个缺点：1.功率晶体管在关断状态下在dv/dt事件期间对寄生接通较灵敏。2.在接通状态下的高侧箝位强度相对较弱。因此，根据多输出栅极驱动器系统的实施方式，第二输出端支持关断状态箝位至负栅极电压以及接通状态箝位至正栅极电压两者。箝位是指相关驱动器级、电路或输出FET的激活。箝位高是指激活相关驱动器的源供级。箝位低是指激活相关驱动器的吸收级。一旦第一输出端的栅极电压达到某电平(在该电平处，驱动的晶体管的电流和电压的切换瞬态已经经过)时，多输出栅极驱动器系统就将第一输出端的状态复制到第二输出端。该功能可以例如通过在下文进一步详细描述的电压比较器来实现，所述电压比较器监测瞬时栅极电压。如果功率晶体管的栅极电压低于功率晶体管的栅极发射极或栅极源极阈值，则可以将栅极箝位至负栅极电压。类似地，如果栅极电压接近正轨，则栅极可以被箝位至正轨电压。然而，在栅极电压的每次变化期间，第二输出端是非激活的。图1A示出了多输出栅极驱动器系统100的示意图，包括：功率器件108，具有栅极节点；第一驱动器104，具有输入端和耦接至栅极节点的输出端OUT1；第二驱动器102，具有输入端和耦接至栅极节点的输出端OUT2；第一比较器CP1，具有耦接至第二驱动器102的输出端的正输入端、耦接至第一参考电压Von的负输入端以及输出端；第二比较器CP2，具有耦接至第二驱动器102的输出端的负输入端、耦接至第二参考电压VOFF的正输入端以及输出端；以及逻辑电路106，具有用于接收用于接通和关断功率器件的控制信号的第一输入端、耦接至第一比较器CP1的输出端和第二比较器CP2的输出端的第二输入端、耦接至第一驱动器104的输入端的第一输出端112、以及耦接至第二驱动器102的输入端的第二输出端110。在图1A中，逻辑电路106可以实现为硬件或软件。由逻辑电路106接收至少两个输入信号：用于改变功率器件108的状态的接通/关断信号，以及与比较器CP1和CP2的输出相关联的信号。根据逻辑电路106使用的逻辑功能，可以实现“n”比特宽的输入总线，该“n”比特宽取决于例如所使用的输出的数量。例如，在图1A的实施方式中，可以使用对应于两个不同输入信号的两比特宽的输入总线。下面将进一步详细描述逻辑电路106和整个多输出栅极驱动器系统100的操作。包括栅极驱动器102和104、比较器CP1和CP2以及逻辑电路106的栅极驱动器电路116可以实现为包括其它电路诸如微处理器以及实施方式中的其它电路的单个集成电路。在其它实施方式中，也可以使用分立部件或多个集成电路或者分立部件和多个集成电路的组合。在图1A中，使用了两个栅极电阻器Rg1和Rg2。栅极电阻器Rg1耦接在驱动器104的输出端本文档来自技高网...

【技术保护点】
1.一种多输出栅极驱动器系统，包括：/n功率器件，具有栅极节点；/n第一驱动器，具有输入端和耦接至所述栅极节点的输出端，用于有源地接通和关断所述功率器件；/n第二驱动器，具有输入端和耦接至所述栅极节点的输出端；/n第一比较器，具有耦接至所述第二驱动器的输出端的第一输入端、耦接至第一参考电压的第二输入端以及输出端；/n第二比较器，具有耦接至所述第二驱动器的输出端的第一输入端、耦接至第二参考电压的第二输入端以及输出端；以及/n逻辑电路，具有用于接收用于接通和关断所述功率器件的控制信号的第一输入端、耦接至所述第一比较器的输出端和所述第二比较器的输出端的第二输入端、耦接至所述第一驱动器的输入端的第一输出端以及耦接至所述第二驱动器的输入端的第二输出端，/n其中，所述逻辑电路的第二输入端上的信号指示所述第二驱动器的输出是否达到或超过所述第一参考电压或者所述第二驱动器的输出是否达到或低于所述第二参考电压，并且所述第二驱动器的输出端被配置成响应于所述逻辑电路的第二输出端上的信号而被相应地箝位至正电压轨或负电压轨。/n

【技术特征摘要】
20181022 US 16/166,9531.一种多输出栅极驱动器系统，包括：
功率器件，具有栅极节点；
第一驱动器，具有输入端和耦接至所述栅极节点的输出端，用于有源地接通和关断所述功率器件；
第二驱动器，具有输入端和耦接至所述栅极节点的输出端；
第一比较器，具有耦接至所述第二驱动器的输出端的第一输入端、耦接至第一参考电压的第二输入端以及输出端；
第二比较器，具有耦接至所述第二驱动器的输出端的第一输入端、耦接至第二参考电压的第二输入端以及输出端；以及
逻辑电路，具有用于接收用于接通和关断所述功率器件的控制信号的第一输入端、耦接至所述第一比较器的输出端和所述第二比较器的输出端的第二输入端、耦接至所述第一驱动器的输入端的第一输出端以及耦接至所述第二驱动器的输入端的第二输出端，
其中，所述逻辑电路的第二输入端上的信号指示所述第二驱动器的输出是否达到或超过所述第一参考电压或者所述第二驱动器的输出是否达到或低于所述第二参考电压，并且所述第二驱动器的输出端被配置成响应于所述逻辑电路的第二输出端上的信号而被相应地箝位至正电压轨或负电压轨。


2.根据权利要求1所述的多输出栅极驱动器系统，其中，所述第二驱动器被配置成在接通操作模式和关断操作模式两者期间被箝位。


3.根据权利要求1所述的多输出栅极驱动器系统，其中，所述第二驱动器被配置成在接通操作模式期间被箝位，并且被配置成在关断操作模式期间有源地切换。


4.根据权利要求1所述的多输出栅极驱动器系统，其中，所述第二驱动器被配置成在关断操作模式期间被箝位，并且被配置成在接通操作模式期间有源地切换。


5.根据权利要求1所述的多输出栅极驱动器系统，其中，所述第二驱动器被配置成响应于由所述逻辑电路接收的附加控制信号而被箝位或有源地切换。


6.根据权利要求1所述的多输出栅极驱动器系统，其中，所述第一比较器和所述第二比较器包括输入滤波器或输出滤波器中的至少一个。


7.根据权利要求1所述的多输出栅极驱动器系统，还包括耦接在所述第一驱动器的输出端与所述功率器件的栅极节点之间的第一栅极电阻器。


8.根据权利要求7所述的多输出栅极驱动器系统，还包括耦接在所述第二驱动器的输出端与所述功率器件的栅极节点之间的第二栅极电阻器。


9.一种多输出栅极驱动器系统，包括：
功率器件，具有栅极节点；
第一驱动器，具有输入端和耦接至所述栅极节点的输出端，被配置成用于有源地接通和关断所述功率器件；
第二驱动器，具有输入端和耦接至所述栅极节点的输出端；以及
逻辑电路，具有用于接收控制信号的输入端、耦接至所述第一驱动器的输入端的第一输出端以及耦接至所述第二驱动器的输入端的第二输出端，其中，所述逻辑电路被配置成在初始接通操作模式下仅激励所述第一驱动器，并且被配置成在初始关断操作模式下激励所述第一驱动器和所述第二驱动器。


10.根据权利要求9所述的多输出栅极驱动器系统，其中，所述第一驱动器的输出端通过第一栅极电阻器耦接至所述栅极节点，并且所述第二驱动器的输出端通过第二栅极电阻器耦接至所述栅极节点。


11.根据权利要求10所述的多输出栅极驱动器系统，其中，所述第一栅极电阻器和所述第二栅极电阻器具有不同的电阻值。


12...

【专利技术属性】
技术研发人员：沃尔夫冈·弗兰克，西蒙·法布罗，卡尔·诺林，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT