【技术实现步骤摘要】
本专利技术的实施方式的方面涉及显示设备,且更具体地涉及扫描线驱动器芯片和包括该扫描线驱动器芯片的显示设备。
技术介绍
随着电子设备的发展,显示设备发展为具有更高的性能和更小的尺寸。各种研究在进行中以缩小显示设备。
技术实现思路
本专利技术的实施方式提供能够通过根据串行接收的芯片选择数据和地址数据提供扫描线使能信号来减小显示设备的边框尺寸(bezelsize)的扫描线驱动器芯片。进一步的实施方式提供能够通过根据串行供应的芯片选择数据和地址数据供应扫描线使能信号来减小显示设备的边框尺寸的显示设备。根据本专利技术的实施方式,提供了一种扫描线驱动器芯片。该扫描线驱动器芯片包括:芯片选择解串行器,被配置为基于使能信号、时钟信号、和串行芯片选择数据提供输出使能信号,串行芯片选择数据以串行顺序接收;地址数据解串行器,被配置为基于使能信号、时钟信号、输出使能信号、和串行地址数据提供并行地址数据,串行地址数据以串行顺序接收;以及解码器-电平移位器,被配置为基于并行地址数据提供扫描线使能信号。当使能信号是第一逻辑电平时,芯片选择解串行器可被激活。当使能信号是第一逻辑电平并且对应于扫描线驱动器芯片的串行芯片选择数据是第一逻辑电平时,输出使能信号可以是第一逻辑电平。当使能信号是第一逻辑电平并且对应于扫描线驱动器芯片的串行芯片选择数据是第二逻辑电平时,输出使能信号可以是第二逻辑电平。当使能信号是 ...
【技术保护点】
一种扫描线驱动器芯片,包括:芯片选择解串行器,被配置为基于使能信号、时钟信号、和串行芯片选择数据提供输出使能信号,所述串行芯片选择数据以串行顺序接收;地址数据解串行器,被配置为基于所述使能信号、所述时钟信号、所述输出使能信号、和串行地址数据提供并行地址数据,所述串行地址数据以串行顺序接收;以及解码器‑电平移位器,被配置为基于所述并行地址数据提供扫描线使能信号。
【技术特征摘要】
2014.12.22 KR 10-2014-01858871.一种扫描线驱动器芯片,包括:
芯片选择解串行器,被配置为基于使能信号、时钟信号、和串
行芯片选择数据提供输出使能信号,所述串行芯片选择数据以串行
顺序接收;
地址数据解串行器,被配置为基于所述使能信号、所述时钟信
号、所述输出使能信号、和串行地址数据提供并行地址数据,所述
串行地址数据以串行顺序接收;以及
解码器-电平移位器,被配置为基于所述并行地址数据提供扫描
线使能信号。
2.根据权利要求1所述的扫描线驱动器芯片,其中,当所述使能信号
是第一逻辑电平时,所述芯片选择解串行器被激活。
3.根据权利要求2所述的扫描线驱动器芯片,其中,当所述使能信号
是所述第一逻辑电平并且对应于所述扫描线驱动器芯片的所述串行
芯片选择数据是所述第一逻辑电平时,所述输出使能信号是所述第
一逻辑电平。
4.根据权利要求2所述的扫描线驱动器芯片,其中,当所述使能信号
是所述第一逻辑电平并且对应于所述扫描线驱动器芯片的所述串行
芯片选择数据是第二逻辑电平时,所述输出使能信号是所述第二逻
辑电平。
5.根据权利要求1所述的扫描线驱动器芯片,其中,当所述使能信号
是第二逻辑电平时,所述芯片选择解串行器被停用。
6.根据权利要求1所述的扫描线驱动器芯片,其中,当所述使能信号
是第一逻辑电平时,所述地址数据解串行器被激活。
7.根据权利要求6所述的扫描线驱动器芯片,其中,当所述使能信号
是所述第一逻辑电平并且所述输出使能信号是所述第一逻辑电平
时,所述地址数据解串行器基于所述串行地址数据输出所述并行地
址数据。
8.根据权利要求6所述的扫描线驱动器芯片,其中,当所述使能信号
是所述第一逻辑电平并且所述输出使能信号是第二逻辑电平时,所
述地址数据解串行器不输出所述并行地址数据。
9.根据权利要求1所述的扫描线驱动器芯片,其中,当所述使能信号
是第二逻辑电平时,所述地址数据解串行器被停用。
10.根据权利要求1所述的扫描线驱动器芯片,其中,所述解码器-电平
移位器包括多个扫描线驱动电路。
11.根据权利要求10所述的扫描线驱动器芯片,其中,所述解码器-电
平移位器被配置为通过所述多个扫描线驱动电路中的对应于所述并
行地址数据的一个来提供所述扫描线使能信号。
12.一种显示设备,包括:
控制器,被配置为提供使能信号、时钟信号、串行芯片选择数
据、和串行地址数据;
多个扫描线驱动器芯片,被配置为基于所述使能信号、所述时<...
【专利技术属性】
技术研发人员:赵祥峻,崔东源,
申请(专利权)人:三星显示有限公司,
类型:发明
国别省市:韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。