模数转换器制造技术

一种模数转换器，包括一对相对称的输入支路、信号转换电路以及数字斩波电路，其中每个输入支路包括：模拟斩波支路和采样保持支路用于接入输入信号，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；数字斩波电路用于对所述信号转换电路输出的数字信号取反后输出。通过输入串联开关的复用，减小串联开关个数，避免开关的非理想特性限制整体电路性能。

Analog to digital converter

【技术实现步骤摘要】
模数转换器
本申请属于电子电路
，尤其涉及一种模数转换器。
技术介绍
模数转换器(Analog-to-DigitalConverter，ADC)用于将模拟信号转换成表示一定比例电压值的数字信号。模数转换器被普遍的用在范围从直流信号和低频传感器应用到无线通信的高频模数转换器的许多应用中。模拟信号在时域上是连续的，因此可以将它转换为时间是连续的一系列数字信号。然而实际使用的模数转换器不能进行完全实时的转换，所以对输入信号进行一次转换的过程中必须通过一些外加方法使之保持恒定。常用的有采样保持电路，在大多数的情况里，通过使用一个电容可以存储输入的模拟电压，并通过开关或门电路来闭合、断开这个电容和输入信号的连接。因此，一般模数转换器是由采样保持电路和信号转换电路组成通过使用开关电容电路实现采样保持电路是常见方式，开关电容电路通过对电容上的电荷采样来执行模拟信号处理。CMOS工艺实现开关器件特别适合于这样的电路。然而，对于超低频和准直流应用，CMOS器件的直流失调和已经存在于CMOS器件的闪烁噪声会影响模数转换器的精度。因此需要在模数转换器前端引入斩波开关电路，通过周期性的使输入信号的极性反转，后端数字电路对数字结果进行加权平均处理使得电路中的直流失调和器件闪烁噪声减小。从模拟电路实现来看，斩波电路直接叠加在模数转换器采样保持电路前端，相当于信号通道上两级开关串联，即斩波电路上的斩波开关和开关电容电路的主采样开关。然而，开关受时钟信号控制会带来时钟溃通效应，同时开关有限的导通阻抗和开关导通电阻的非线性都会影响整个电路的性能。对于大多数高精度、高速模数转换器来说，信号通道上的输入开关都会成为限制模数转换器性能的瓶颈。
技术实现思路
本申请的目的在于提供一种模数转换器，旨在解决目前带斩波的模数转换器前端形成两级开关串联会带来时钟溃通效应，也会带来影响线性度以及功耗高的问题。本申请实施例第一方面提供了一种模数转换器，包括一对相对称的输入支路，其中每个输入支路包括：模拟斩波支路，用于接入输入信号，所述模拟斩波支路配置为对接入的输入信号；以及采样保持支路，所述采样保持支路与所述模拟斩波支路连接，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；信号转换电路，与所述采样保持支路连接，所述信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；以及数字斩波电路，与所述信号转换电路连接，所述数字斩波电路用于对所述信号转换电路输出的数字信号取反后输出。在其中一个实施例中，所述模拟斩波支路包括第一斩波开关和第二斩波开关，所述第一斩波开关的第一端、所述第二斩波开关的第一端分别作为模数转换器的两个输入端用于接入所述输入信号，所述第一斩波开关的第二端、所述第二斩波开关的第二端共接作为所述模拟斩波支路的输出，所述采样保持支路复用所述第一斩波开关和所述第二斩波开关作为采样开关。在其中一个实施例中，所述第一斩波开关工作在第一频率的第一时钟信号下，所述第二斩波开关工作在第一频率的第二时钟信号下，第一时钟信号和第二时钟信号为互锁关系；复用所述第一斩波开关和所述第二斩波开关作为所述采样开关是工作在第二频率的第三时钟信号下采样所述输入信号并以所述输入信号存储电量，其中，所述第二频率为第一频率的两倍以上。在其中一个实施例中，当第一时钟信号、第三时钟信号有效时，第一斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第一时钟信号有效、第三时钟信号无效时，第一斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号；当第二时钟信号、第三时钟信号有效时，第二斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第二时钟信号有效、第三时钟信号无效时，第二斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号。在其中一个实施例中，所述采样保持支路还包括第一辅助开关、第二辅助开关以及采样电容，其中：所述第一辅助开关的第一端和所述采样电容的第一端共接作为采样保持支路的输入，所述采样电容的第二端和所述第二辅助开关的第一端共接并作为所述采样保持支路的输出端与所述信号转换电路连接，所述第一辅助开关的第二端和所述第二辅助开关的第二端连接工作电压。在其中一个实施例中，所述第一辅助开关工作在与所述第三时钟信号为互锁关系的第四时钟信号下，所述第二辅助开关工作在所述第三时钟信号下。在其中一个实施例中，当第一时钟信号有效、第三时钟信号有效时，第一斩波开关、第二辅助开关闭合，第一辅助开关断开，采样保持支路工作在采样状态，采样电容上的电荷量跟输入信号变化；当第一时钟信号有效、第四时钟信号有效时，第一辅助开关闭合，第一斩波开关、第二辅助开关断开，采样保持支路工作在保持状态，采样电容上的电荷量维持第一斩波开关断开前的状态，信号转换电路将采样电容上的电荷对应的电压信号转换成数字信号；当第二时钟信号有效、第三时钟信号有效时，第二斩波开关、第二辅助开关闭合，第一辅助开关断开，采样保持支路工作在采样状态，采样电容上的电荷量跟随输入信号变化；在其中一个实施例中，当第二时钟信号有效、第四时钟信号有效时，第一辅助开关闭合，第二斩波开关、第二辅助开关断开，采样保持支路工作在保持状态，采样电容上的电荷量维持第一斩波开关断开前的状态，信号转换电路将采样电容上的电荷对应的电压信号转换成数字信号。所述模拟斩波支路还用于接入一使能信号，在所述使能信号有效时则响应斩波功能和采样功能，在所述使能信号无效时响应则仅响应采样功能。上述模数转换器通过输入串联开关的复用，减小串联开关个数，避免串联开关的时钟溃通效应，以及非理想特性限制整体电路性能，可减小斩波模数转换器的面积，同时也降低功耗，且电路实现简单，实现方法容易。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的模数转换器的电路框图；图2为图1示出的模数转换器中模拟斩波支路的示例电路图；图3a为现有的未将斩波开关复用为采样开关的控制时钟时序图；图3b为实施例提供的模数转换器将斩波开关复用为采样开关后的控制时钟时序图；图4为图1示出的模数转换器中采样保持支路的示例电路图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。请参阅图1，本申请实施例提供的模数转换器包括一对相对称的(差分)输入支路、信号转换电路300以及数本文档来自技高网...

【技术保护点】
1.一种模数转换器，其特征在于，包括一对相对称的输入支路，其中每个输入支路包括：/n模拟斩波支路，用于接入输入信号，所述模拟斩波支路配置为对接入的输入信号；以及/n采样保持支路，所述采样保持支路与所述模拟斩波支路连接，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；/n所述模数转换器还包括：/n信号转换电路，与所述采样保持支路连接，所述信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；以及/n数字斩波电路，与所述信号转换电路连接，所述数字斩波电路用于对所述信号转换电路输出的数字信号取反输出。/n

【技术特征摘要】
1.一种模数转换器，其特征在于，包括一对相对称的输入支路，其中每个输入支路包括：
模拟斩波支路，用于接入输入信号，所述模拟斩波支路配置为对接入的输入信号；以及
采样保持支路，所述采样保持支路与所述模拟斩波支路连接，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；
所述模数转换器还包括：
信号转换电路，与所述采样保持支路连接，所述信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；以及
数字斩波电路，与所述信号转换电路连接，所述数字斩波电路用于对所述信号转换电路输出的数字信号取反输出。


2.如权利要求1所述的模数转换器，其特征在于，所述模拟斩波支路包括第一斩波开关和第二斩波开关，所述第一斩波开关的第一端、所述第二斩波开关的第一端分别作为模数转换器的两个输入端用于接入所述输入信号，所述第一斩波开关的第二端、所述第二斩波开关的第二端共接作为所述模拟斩波支路的输出，所述采样保持支路复用所述第一斩波开关和所述第二斩波开关作为采样开关。


3.如权利要求2所述的模数转换器，其特征在于：
所述第一斩波开关工作在第一频率的第一时钟信号下，所述第二斩波开关工作在第一频率的第二时钟信号下，第一时钟信号和第二时钟信号为互锁关系；
复用所述第一斩波开关和所述第二斩波开关作为所述采样开关时工作在第二频率的第三时钟信号下采样所述输入信号并以所述输入信号存储电量，其中，所述第二频率为第一频率的两倍以上。


4.如权利要求3所述的模数转换器，其特征在于：
当第一时钟信号、第三时钟信号有效时，第一斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第一时钟信号有效、第三时钟信号无效时，第一斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号；
当第二时钟信号、第三时钟信号有效时，第二斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第二时钟...

【专利技术属性】
技术研发人员：赵琮，夏书香，许建超，
申请(专利权)人：深圳市锐能微科技有限公司，
类型：新型
国别省市：广东;44