多级数模转换器制造技术

在一个实例中，公开的多级数模转换器，包括：具有第一组电路元件的第一阶段，具有第二组电路元件的第二阶段和第三阶段具有第三组电路元件的第三阶段：第三阶段提供第一和第二单独切换的阻抗路径内的负荷；其中，所述DAC在操作的第一模式、第二模式和第三模式的每个中可操作，其中，在第一模式中，第一阶段可切换地连接到独立于第三阶段的第二阶段；在第二模式中，所述负载耦合并提交给电路元件的第二阶段的第一部分，并在第三模式中，所述负载耦合并提交给电路元件的第二阶段的第二不同部分。相应的系统和方法也被公开。

【技术实现步骤摘要】

本本申请涉及一种数模转换器(DAC)，尤其涉及使用多个切换串或阶段来实现的DAC。这样的结构特别适合于使用例如MOS技术的集成电路制造。
技术介绍
数模转换器(DAC)或DAC是本领域中已知的，并且用于将数字输入信号解码为相应的输出模拟信号。这样的DAC的实例在共同转让的美国专利US5,969,657中描述，其内容通过引用的方式并入本文。其它已知的DAC配置在共同转让的美国7,136,002描述的，再次通过引用并入本文，其描述了使用高阻抗中间状态实施的双重串DAC配置。另外已知的DAC配置在共同转让的PCT/EP2014/055155中描述，再次通过引用并入本文，其描述了各种多级DAC电路。
技术实现思路
按照本专利技术的教导的一个方面提供一种多级数模转换器(DAC)，包括：包括第一组电路元件的第一阶段，包括第二组电路元件的第二阶段和包括第三组电路元件的第三阶段。第三阶段的组件被布置成选择性地耦合负载通过第一和第二单个可切换的阻抗路径到第二阶段的第一和第二部分。使用这些电路元件的DAC可操作在不同的第一模式，第二模式和第三操作模式的每个。在第一模式中，第一阶段可切换地连接到独立于第三阶段的第二阶段；在第二模式中，该负载耦合并提交给电路元件的第二阶段的第一部分，并在第三模式中，负载耦合并提交给电路元件的第二阶段的第二部分。应该理解，在这里，我们描述第一阶段被耦合到独立于第三阶段的第二阶段，可存在第一阶段和第三阶段之间设置的泄漏或同时存在的其它有限的导电路径，当所述第一阶段耦合到第二阶段时，但这些在第一和第二阶段之间的导电路径的上下文中相对琐碎，和贡献以及意义可以通过使用模拟等来评价，正如本领域的技术人员可理解地。在这方面，第一阶段可以被视为基本上独立于第三阶段被切换地耦合。在一方面，单独的阻抗路径中的第一个包括第一可切换可变电阻器。在某些配置中，单独的阻抗通路的第二个包括第二可切换可变电阻器。第一和第二可变电阻器可以是相同的装置或者可以是不同的装置。当它们被提供为不同的设备使得提供第一和第二可切换可变电阻，第一和第二可切换可变电阻的每个可以具有大致相同的值。应该理解的是，它们的理想范围可以不同，因此，它们应不要求相同，但电路的再利用和用于相关的数字逻辑使用两个相同的值可有利的实现。在一方面，单独的阻抗路径中的第一个包括多个电阻器，其可单独地切换以限定DAC中的最高有效位MSB以及最低有效位LSB过渡。第三阶段可以被配置为将从第一阶段的高分辨率路径和低分辨率路径的每个提供到DAC的输出。通过提供可在第一阶段和第二阶段之间被耦合的第三阶段，第三阶段可以组合第二阶段使用，以提供LSB贡献给整体DAC传递函数。可以理解的是，DAC传递函数的分辨率涉及第二阶段LSB的贡献。通过减少第二阶段的各个电阻R2的电阻相对于第一阶段各个电阻R1的电阻，由第二阶段提供的LSB的大小将减小。具有由第二阶段提供的LSB的大小的减少，存在由第三阶段提供的LSB的减少的相应需要，以保持DAC传递函数的一致性。在第三阶段中的LSB的这种减少可通过加入第三阶段的分辨率来实现，其具有增加DAC的分辨率的整体效果。以这种方式，第三阶段可以包括可编程电阻网络，提供多个单个切换和互补的阻抗路径。该可编程电阻网络可以被数字控制。因此，本申请的第一实施例提供了DAC和将数字输入码转换为模拟等效的方法，如根据独立权利要求所提供。从属权利要求中提供了有利实施例。附图说明本申请现在将参考附图描述：图1是示出根据本专利技术教导提供的DAC电路的方框结构示意图；图2A是示出在第一开关装置中的图1的特定的附加细节的块结构，示出DAC的操作的第三模式；图2B是示出在第二开关装置中的图1的特定的额外细节的块结构，示出DAC的操作的第一模式；图2C是示出在第三开关装置中的图1的特定的附加细节的块结构，示出DAC的操作的第二模式；图2D是示出第四开关装置中的图1中的特定的附加细节的块结构，示出DAC的操作的第二模式；图2E是示出第五开关装置中的图1中的特定的附加细节的方块架构，表示DAC的操作的第一模式，其中R2串的上部现在耦合到相邻的电阻到图2B示出的，示出跨越式开关装置；图3是示出可用于提供图1的第一和第二可变负荷之一的开关电阻网络的示例的方框示意图；图4是可有利地用于选择性地提供从第一阶段到DAC的输出的路径的另一开关电路的例子；图5A是可以有效地用于提供图1的DAC的电路的一部分的电路元件的示例；图5B是可以有效地用于提供图1的DAC的电路的一部分的电路元件的示例；图6A是可以有用地用于提供图1的DAC电路的一部分的其他类型的电路元件的示例；图6B是可以有用地用于提供图1的DAC电路的一部分的其他类型的电路元件的示例。具体实施方式现在参考以多串数模转换器、DAC的形式的示例性配置描述本专利技术的教导。数模转换器用于将输入的数字信号转换成相应的模拟输出。根据本教导，DAC不需要缓冲体系结构。常规的DAC使用数字数转换装置来实现，但根据本教导，对于二进制转换没有限制的要求，虽然电路将在这方面进行说明。因此，当本专利技术指MSB和LSB过渡，常规解释在二进制状态改变的情况下，其反应数字输入码的细节，在本教导的范围内，这些应该被更一般地解释为状态改变，不一定代表二元过渡。应该理解，多串DAC也可被认为多级DAC，其中每个级包括阻抗元件的串。在该多串转换器中，第一阶段使用第一串，用于转换N位数字字的高次位的组，和第二阶段使用第二串，以解码剩余的低阶位。在下面，其被提供以协助技术人员理解根据本专利技术教导的装置的特征和好处，每个串将参考使用电阻器的示例性实现进行说明。应该理解，电阻器是可以使用的阻抗元件的种类的一个例子，它并不意在将本教导限制在其中电阻专门用作阻抗元件的实施方式。在这方面，可以理解，电阻器可以是阻抗元件的优选类型，特别是在跨过串的电压高的场景中，例如耦合到转换器的基准端子的串。在电压比较小的其他串中，也可以使用其它元件，诸如有源MOS设备。本教导因此不应被解释为限于多电阻串DAC。参考端子典型地耦合到所述第一串，以及下面的示例示出了电压源的具体例子。如将被本领域技术人员理解地，术语电压源意欲限定并包括有源电压电源，耦合到其它电路元件并配置成提供目标电压的电压缓冲器或电流源，或实际上被耦合到被动或主动网络的电压源/缓冲器/跟随或电路元件的任何其它结构，其可被实现为高电平电路的子部分，以及本教导的的并不意在限于任何特定的实施方式。在这个总的定义中，可以理解，本教导不应该限于任何特定的构造，因此使用术语参考端子。此外，在随后的示例性附图的上下文中，参考一幅图描述的相同或类似部件会使用其它图中的相同标号来标记。图1示出根据本教导提供的多级数模转换器DAC100的块示意图形式的例子。该DAC包括带有多个阻抗元件(示意作为阻抗元件R1示出)的第一DAC级110。包括第一串110的第一阶段耦合到参考端子或节点，在该特定示例中，由电压源在第一111和第二112参考节点提供参考端子。在图1的示意图中，这些参考节点不与任何引用作为其为正和负参考电压节点详述，因为这将可以理解，根据需要可以提供不同的电位。第一串被配置成将最高有效位(MSB)转换为数字输入信号，因此可以被认为是M本文档来自技高网...

【技术保护点】
一种多级数模转换器(DAC)，包括：包括第一组电路元件的第一阶段，包括第二组电路元件的第二阶段，和包括第三组电路元件的第三阶段，第三阶段提供第一和第二单独切换的阻抗路径内的负荷；其中，所述DAC在操作的第一模式、第二模式和第三模式的每个中可操作，其中，在所述第一模式中，第一阶段可切换地连接到独立于第三阶段的第二阶段；在所述第二模式中，所述负载耦合并提交给电路元件的第二阶段的第一部分，并在所述第三模式中，所述负载耦合并提交给电路元件的第二阶段的第二不同部分。

【技术特征摘要】
2015.08.27 US 14/838,0971.一种多级数模转换器(DAC)，包括：包括第一组电路元件的第一阶段，包括第二组电路元件的第二阶段，和包括第三组电路元件的第三阶段，第三阶段提供第一和第二单独切换的阻抗路径内的负荷；其中，所述DAC在操作的第一模式、第二模式和第三模式的每个中可操作，其中，在所述第一模式中，第一阶段可切换地连接到独立于第三阶段的第二阶段；在所述第二模式中，所述负载耦合并提交给电路元件的第二阶段的第一部分，并在所述第三模式中，所述负载耦合并提交给电路元件的第二阶段的第二不同部分。2.如权利要求1所述的DAC，其中，所述负载包括第一可变电阻器。3.如权利要求1所述的DAC，其中，所述负载包括数字可变阻抗元件。4.如权利要求1所述的DAC，其进一步包括多路复用器，经配置以选择性地将负载耦合到电路部件的第二阶段。5.如权利要求4所述的DAC，其中，多路复用器限定从负载到电路元件的第二阶段的第一和第二可切换路径。6.如权利要求4所述的DAC，其中，第三阶段包括数字变阻器，多路复用器作为数字变阻器的组件。7.如权利要求4所述的DAC，其中，第三阶段包括一个第一多路复用器和第二多路复用器中，可操作的选择第一复用器或第二复用器，提供第一和第二单独切换的阻抗通路。8.如权利要求1所述的DAC，进一步包括与负载串联布置的一组开关，选择地耦合所述负载到所述第二阶段。9.如权利要求1所述的DAC，其中，第三阶段包括第一负载和第二负载，第一载荷和第二载荷的每个独立于电路元件的第二阶段的第二和第一负载的另一个。10.如权利要求9所述的DAC，其中，所述第一负载和第二负载的每个包括可变电阻器。11.如权利要求10所述的DAC，其中，所述第一和第二可变电阻器的每个的电阻具有重叠阻抗范围。12.如权利要求9所述的DAC，其中，所述第一负载和第二负载的至少一个包括数字可变阻抗元件。13.如权利要求12所述的DAC，其中，所述第一负载和第二负载的每个包括数字可变阻抗元件。14.如权利要求1所述的DAC，其中，负荷是通过包括多个电阻器的电阻网络提供，其可个别地切换以限定DAC中的最高有效位MSB的和最低有效位LSB的跃迁。15.如权利要求1所述的DAC，其中，所述第三阶段被配置成提供从第一阶段到DAC的输出的高分辨率路径和低分辨率路径的每个。16.如权利要求1所述的DAC，其中，第三阶段包括可编程的电阻网络，...

【专利技术属性】
技术研发人员：D·A·登普西，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛;BM