一种用于PWM信号转电压的电路制造技术

本实用新型专利技术公开一种用于PWM信号转电压的电路，包含：PWM采样电路，其输入信号为PWM信号并对输入信号进行高频时钟采样，得到输入信号在高电平期间的高电平采样次数值和在低电平期间的低电平采样次数值，或者，得到输入信号在高电平期间的高电平采样次数值和在整个PWM周期的采样次数值，或者，得到输入信号在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值；计数值转电压电路，与PWM采样电路连接，将输入的各采样次数值各自控制计数值转电压电路中对应的一个或多个数控电阻，各数控电阻相连形成一比例电路，以使计数值转电压电路的输出电压与所述输入信号的占空比呈线性关系。本实用新型专利技术可以同时兼具高速度和低成本，并且有很好的稳定性。

A circuit for converting PWM signal to voltage

【技术实现步骤摘要】
一种用于PWM信号转电压的电路
本技术涉及集成电路信号处理领域，特别涉及一种用于PWM信号转电压的电路。
技术介绍
PWM信号是电子系统中非常常用的信号，它既具有数字信号隔抗干扰优点，也很容易还原成模拟电压信号，所以很多时候电子讯息通过PWM信号作为载体来传递。当PWM信号传递模拟量后需要通过电路来还原，常用的方式有两种，第一种是直接通过RC低通滤波电路对PWM信号滤波，就可以滤除PWM信号中的高频分量，从而得到其中的直流分量，即电压值。这种方法优点是成本低，缺点是速度慢，易受干扰。第二种是通过单片机对PWM信号进行高频时钟采样，获取PWM的占空比信息，再通过DAC(数模转换器)电路转换成模拟电压信号。这种方法的有点是速度快，缺点是成本高，系统稳定系依赖于单片机的性能。基于上述原因，提供一种可以同时兼具高速度和低成本、有很好稳定性的专用的PWM信号转电压的电路实为必要。
技术实现思路
本技术的目的在于提供一种用于PWM信号转电压的电路，首先通过高速时钟对输入的PWM信号进行高频时钟采样，获取高电平期间采样次数值DATAH、低电平期间采样次数值DATAL，或者整周期采样次数值DATAC，其次通过DATAH、DATAL、DATAC控制数控电阻，获得与采样次数值成正比的电阻值，再次通过与采样次数值成正比的数控电阻的互连后，得到与数控电阻值成比例的模拟电压输出，最终此输出的模拟电压与PWM信号的占空比呈线性关系，本技术可以同时兼具高速度和低成本，并且有很好的稳定性。为了达到上述目的，本技术通过以下技术方案实现：一种用于PWM信号转电压的电路，其特征在于，包含：PWM采样电路，其输入信号为PWM信号并对所述输入信号进行高频时钟采样，得到所述输入信号在高电平期间的高电平采样次数值和在低电平期间的低电平采样次数值，或者，得到所述输入信号在高电平期间的高电平采样次数值和在整个PWM周期的采样次数值，或者，得到所述输入信号在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值，或者，得到所述输入信号在高电平期间的高电平采样次数值、在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值；计数值转电压电路，与所述PWM采样电路连接，将输入的各采样次数值各自控制所述计数值转电压电路中对应的一个或多个数控电阻，各数控电阻相连形成一比例电路，以使所述计数值转电压电路的输出电压与所述输入信号的占空比呈线性关系。优选地，所述PWM采样电路包含一对计数器和与之相匹配的一对数据锁存器，分别用于各采样次数值的计数、刷新存储以及持续输出，并且在一个输入PWM周期进行计数、一个输入PWM周期进行刷新以及通过两个PWM周期完成一次PWM采样。优选地，所述PWM采样电路包含：第一计数器，其一端与第一与非门模块的输出端连接，另一端与第一数据锁存器的输入端连接，所述第一计数器输出高电平采样次数缓冲值至所述第一数据锁存器，输出所述高电平采样次数值；反相器，其一端与输入信号连接，另一端与第二与非门模块的输入端连接；第二计数器，其一端与所述第二与非门模块的输出端连接，另一端与第二数据锁存器的输入端连接，所述第二计数器输出低电平采样次数缓冲值至所述第二数据锁存器，输出所述低电平采样次数值；所述高电平采样次数缓冲值是在信号计数周期时且所述输入信号为高电平时，通过所述输入信号使能所述第一与非门模块以及采样时钟信号通过所述第一与非门模块触发所述第一计数器计数得到的数值，此时所述输入信号通过所述反相器关闭所述第二与非门模块，所述第二计数器停止计数；所述低电平采样次数缓冲值是在信号计数周期时且所述输入信号为低电平时，通过所述输入信号关闭所述第一与非门模块以使所述第一计数器停止计数以及所述输入信号通过所述反相器使能所述第二与非门模块以及采样时钟信号通过所述第二与非门模块触发所述第二计数器计数得到的数值。优选地，所述输入信号的分频信号PWMX2的高电平期间为所述信号计数周期，所述分频信号PWMX2的低电平期间为一信号刷新周期，或者所述输入信号的分频信号PWMX2的低电平期间为所述信号计数周期，所述分频信号PWMX2的高电平期间为一信号刷新周期；在所述信号刷新周期时，所述输入信号的分频信号的下降沿或上升沿经过一定时间的延迟后产生刷新复位信号，所述刷新复位信号的上升沿或下降沿触发所述高电平采样次数缓冲值和所述低电平采样次数缓冲值存入所述第一数据锁存器和所述第二数据锁存器，刷新高电平期间的高电平采样次数值和在低电平期间的低电平采样次数值，且所述刷新复位信号的下降沿或上升沿触发所述第一计数器和所述第二计数器的复位。优选地，所述计数值转电压电路内部设置有由各采样次数值对应调节的第一数控电阻和第二数控电阻；所述第一数控电阻和所述第二数控电阻串联连接；所述第二数控电阻第一端接地，其第二端与所述第一数控电阻的第一端相连，所述第一数控电阻的第二端连接一参考电压，且所述第一数控电阻和所述第二数控电阻相连节点作为输出电压；当所述第一数控电阻与所述低电平采样次数值匹配以及所述第二数控电阻与所述高电平采样次数值匹配时，所述输出电压与所述输入信号的高电平占空比呈线性关系；或，当所述第一数控电阻与所述高电平采样次数值匹配以及所述第二数控电阻与所述低电平采样次数值匹配时，所述输出电压与所述输入信号的低电平占空比呈线性关系。优选地，所述第一数控电阻和所述第二数控电阻均为电阻串，所述电阻串包含若干个相互串联的电阻，所述高电平采样次数值和低电平采样次数值均为一多bit数，其bit位数与各自对应的数控电阻的电阻个数相同。优选地，每个电阻均并联有一开关电路，所述高电平采样次数值或低电平采样次数值与各所述开关电路输入端的单bit控制信号连接，当该控制信号控制所述开关电路开路时，对应的电阻的阻值计入电阻串的阻值，当该控制信号控制所述开关电路短路时，对应电阻的阻值不计入电阻串的阻值；所述电阻串中各电阻的阻值按照顺序依次增加一倍，当所述数控电阻由对应的采样次数值调节后的电阻总值等于电阻串中最小的电阻值与该采样次数值的乘积时，所述计数值转电压电路的输出电压与所述输入信号的高电平或低电平占空比呈线性关系。优选地，所述PWM采样电路包含：第一计数器，其一端与第一与非门模块的输出端连接，另一端与第一数据锁存器的输入端连接，所述第一计数器输出高电平采样次数缓冲值或低电平采样次数缓冲值至所述第一数据锁存器，输出所述高电平采样次数值或所述低电平采样次数值；第二计数器，其一端与所述第二与非门模块的输出端连接，另一端与第二数据锁存器的输入端连接，所述第二计数器输出整个PWM周期的采样次数缓冲值至所述第二数据锁存器，输出所述整个PWM周期的采样次数值；所述高电平采样次数缓冲值是在信号计数周期时且所述输入信号为高电平时，通过所述输入信号使能所述第一与非门模块以及采样时钟信号通过所述第一与非门模块触发所述第一计数器计数得到的数值；当在信号计数周期时且所述输入信号为低电本文档来自技高网...

【技术保护点】
1.一种用于PWM信号转电压的电路，其特征在于，包含：/nPWM采样电路，其输入信号为PWM信号并对所述输入信号进行高频时钟采样，得到所述输入信号在高电平期间的高电平采样次数值和在低电平期间的低电平采样次数值，或者，得到所述输入信号在高电平期间的高电平采样次数值和在整个PWM周期的采样次数值，或者，得到所述输入信号在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值，或者，得到所述输入信号在高电平期间的高电平采样次数值、在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值；/n计数值转电压电路，与所述PWM采样电路连接，将输入的各采样次数值各自控制所述计数值转电压电路中对应的一个或多个数控电阻，各数控电阻相连形成一比例电路，以使所述计数值转电压电路的输出电压与所述输入信号的占空比呈线性关系。/n

【技术特征摘要】
1.一种用于PWM信号转电压的电路，其特征在于，包含：
PWM采样电路，其输入信号为PWM信号并对所述输入信号进行高频时钟采样，得到所述输入信号在高电平期间的高电平采样次数值和在低电平期间的低电平采样次数值，或者，得到所述输入信号在高电平期间的高电平采样次数值和在整个PWM周期的采样次数值，或者，得到所述输入信号在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值，或者，得到所述输入信号在高电平期间的高电平采样次数值、在低电平期间的低电平采样次数值和在整个PWM周期的采样次数值；
计数值转电压电路，与所述PWM采样电路连接，将输入的各采样次数值各自控制所述计数值转电压电路中对应的一个或多个数控电阻，各数控电阻相连形成一比例电路，以使所述计数值转电压电路的输出电压与所述输入信号的占空比呈线性关系。


2.如权利要求1所述的用于PWM信号转电压的电路，其特征在于，
所述PWM采样电路包含一对计数器和与之相匹配的一对数据锁存器，分别用于各采样次数值的计数、刷新存储以及持续输出，并且在一个输入PWM周期进行计数、一个输入PWM周期进行刷新以及通过两个PWM周期完成一次PWM采样。


3.如权利要求1或2所述的用于PWM信号转电压的电路，其特征在于，
所述PWM采样电路包含：
第一计数器，其一端与第一与非门模块的输出端连接，另一端与第一数据锁存器的输入端连接，所述第一计数器输出高电平采样次数缓冲值至所述第一数据锁存器，输出所述高电平采样次数值；
反相器，其一端与输入信号连接，另一端与第二与非门模块的输入端连接；
第二计数器，其一端与所述第二与非门模块的输出端连接，另一端与第二数据锁存器的输入端连接，所述第二计数器输出低电平采样次数缓冲值至所述第二数据锁存器，输出所述低电平采样次数值；
所述高电平采样次数缓冲值是在信号计数周期时且所述输入信号为高电平时，通过所述输入信号使能所述第一与非门模块以及采样时钟信号通过所述第一与非门模块触发所述第一计数器计数得到的数值，此时所述输入信号通过所述反相器关闭所述第二与非门模块，所述第二计数器停止计数；
所述低电平采样次数缓冲值是在信号计数周期时且所述输入信号为低电平时，通过所述输入信号关闭所述第一与非门模块以使所述第一计数器停止计数以及所述输入信号通过所述反相器使能所述第二与非门模块以及采样时钟信号通过所述第二与非门模块触发所述第二计数器计数得到的数值。


4.如权利要求3所述的用于PWM信号转电压的电路，其特征在于，
所述输入信号的分频信号PWMX2的高电平期间为所述信号计数周期，所述分频信号PWMX2的低电平期间为一信号刷新周期，或者所述输入信号的分频信号PWMX2的低电平期间为所述信号计数周期，所述分频信号PWMX2的高电平期间为一信号刷新周期；
在所述信号刷新周期时，所述输入信号的分频信号的下降沿或上升沿经过一定时间的延迟后产生刷新复位信号，所述刷新复位信号的上升沿或下降沿触发所述高电平采样次数缓冲值和所述低电平采样次数缓冲值存入所述第一数据锁存器和所述第二数据锁存器，刷新高电平期间的高电平采样次数值和在低电平期间的低电平采样次数值，且所述刷新复位信号的下降沿或上升沿触发所述第一计数器和所述第二计数器的复位。


5.如权利要求1所述的用于PWM信号转电压的电路，其特征在于，
所述计数值转电压电路内部设置有由各采样次数值对应调节的第一数控电阻和第二数控电阻；
所述第一数控电阻和所述第二数控电阻串联连接；
所述第二数控电阻第一端接地，其第二端与所述第一数控电阻的第一端相连，所述第一数控电阻的第二端连接一参考电压，且所述第一数控电阻和所述第二数控电阻相连节点作为输出电压；
当所述第一数控电阻与所述低电平采样次数值匹配以及所述第二数控电阻与所述高电平采样次数值匹配时，所述输出电压与所述输入信号的高电平占空比呈线性关系；或者，当所述第一数控电阻与所述高电平采样次数值匹配以及所述第二数控电阻与所述低电平采样次数值匹配时，所述输出电压与所述输入信号的...

【专利技术属性】
技术研发人员：朱金桥，
申请(专利权)人：上海客益电子有限公司，
类型：新型
国别省市：上海;31