一种接口控制电路、芯片及系统技术方案

本实用新型专利技术提供了一种接口控制电路、芯片及系统，所述接口控制电路包括：处理器、锁存器、第一设备以及第二设备；所述处理器与所述锁存器连接，用于向所述锁存器输出锁存控制信号，所述锁存器用于根据所述锁存控制信号，确定锁存器状态为锁存状态还是保持状态；所述处理器上设有第一接口，所述第一接口分别与所述锁存器、所述第二设备连接，所述锁存器与所述第一设备连接；在所述锁存状态下，处理器与所述第一设备进行数据交换，在所述保持状态下，所述锁存器用于保持所述第一设备的状态信号，处理器与所述第二设备进行数据交换。本实用新型专利技术实施例无需增加扩展芯片即可实现多个设备共用处理器上同一个接口，是既简单又低功耗的接口控制电路。

An interface control circuit, chip and system

【技术实现步骤摘要】
一种接口控制电路、芯片及系统
本技术涉及电路
，特别是涉及一种接口控制电路、芯片及系统。
技术介绍
在嵌入式系统中，处理器通常需要连接接口，以通过该接口实现处理器与设备模块之间的数据交换。随着嵌入式系统复杂程度的提升，处理器需要连接的设备模块也越来越多，相应的，处理器需要连接的接口数量也越来越多，当处理器连接的接口数量不够时，通常需要增加接口数量，现有的技术中，通常通过增加扩展芯片的方式来增加接口数量，然而，增加扩展芯片，不仅会使得硬件成本较高，还会使得接口控制电路的控制逻辑较为复杂，很容易造成额外的功耗，导致功耗较大。
技术实现思路
本技术提供一种接口控制电路、芯片及系统，已解决现有的接口控制电路硬件成本较高、控制逻辑较为复杂的问题。第一方面，本技术公开了一种接口控制电路，所述接口控制电路包括：处理器、锁存器、第一设备以及第二设备；其中，所述处理器与所述锁存器连接，用于向所述锁存器输出锁存控制信号，所述锁存器用于根据所述锁存控制信号，确定锁存器状态，所述锁存器状态包括锁存状态和保持状态；所述处理器上设有第一接口，所述第一接口分别与所述锁存器、所述第二设备连接，所述锁存器与所述第一设备连接；在所述锁存状态下，所述处理器与所述第一设备进行数据交换，在所述保持状态下，所述锁存器用于保持所述第一设备的状态信号，所述处理器与所述第二设备进行数据交换。可选地，所述锁存控制信号包括低电平信号和高电平信号；在所述锁存控制信号从低电平信号切换为高电平信号的情况下，所述锁存器为锁存状态；在所述锁存控制信号为从低电平信号切换为高电平信号之外的情况下，所述锁存器为保持状态。可选地，所述锁存器包括：输入端和输出端；所述输入端与所述第一接口连接，用于输入所述第一设备的状态信号；所述输出端与所述第一设备连接，在所述锁存器为锁存状态的情况下，所述输入端和所述输出端连接，所述输出端用于储存所述输入端输入的所述状态信号，在所述锁存器为保持状态的情况下，所述输入端和所述输出端隔离，所述输出端用于将所述状态信号保持在所述输出端上。可选地，所述锁存器包括：第一电源接收端和接地端；所述第一电源接收端用于接入所述锁存器的工作电源；所述接地端用于接地。可选地，所述处理器包括：第二电源接收端，所述第二电源接收端用于接入所述处理器的工作电源；所述第一电源接收端与所述第二电源接收端连接，用于通过所述处理器的工作电源为所述锁存器提供工作电压。可选地，所述接口控制电路还包括：第二接口，所述第二接口分别与所述处理器、所述锁存器连接，所述第二接口用于向所述锁存器输出所述锁存控制信号。可选地，所述第一接口和所述第二接口为通用型输入输出GPIO接口。可选地，所述处理器为龙芯处理器。第二方面，本技术还公开了一种接口控制芯片，包括上述接口控制电路。第三方面，本技术还公开了一种接口控制系统，包括上述接口控制芯片。本技术包括以下优点：本技术实施例提供的接口控制电路中，处理器与锁存器连接，用于向所述锁存器输出锁存控制信号，所述锁存器用于根据所述锁存控制信号，确定锁存器状态，所述锁存器状态包括锁存状态和保持状态；所述处理器上设有第一接口，所述第一接口分别与所述锁存器、所述第二设备连接，所述锁存器与所述第一设备连接；在所述锁存状态下，所述处理器与所述第一设备进行数据交换，在所述保持状态下，所述锁存器用于保持所述第一设备的状态信号，所述处理器与所述第二设备进行数据交换。本技术实施例中，通过设置锁存器的方式，使得所述第一设备和所述第二设备可以共用所述处理器上的第一接口，减小所述处理器上连接的接口数量，不仅电路简单，而且不需要额外的功耗开销，是一种既简单又低功耗的接口控制电路。附图说明图1是本技术实施例提供的一种接口控制电路的电路图；图2是本技术实施例提供的一种锁存器的电路图；图3是本技术的一种处理器的结构示意图；图4是本技术的一种处理器与锁存器连接的结构示意图；图5是本技术实施例提供的另一种锁存器的电路图。具体实施方式为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。本技术实施例提供了一种接口控制电路，图1示出了本技术实施例提供的一种接口控制电路的电路图。如图1所示，所述接口控制电路可以包括：处理器10、锁存器11、第一设备13以及第二设备14；其中，处理器10与锁存器11连接，用于向锁存器11输出锁存控制信号。锁存器11可以用于根据所述锁存控制信号，确定锁存器状态，所述锁存器状态包括锁存状态和保持状态；处理器10上可以设有第一接口12，第一接口12分别与锁存器11、第二设备14连接，锁存器11与第一设备13连接；在所述锁存状态下，处理器10与第一设备13进行数据交换，在所述保持状态下，锁存器11可以用于保持第一设备13的状态信号，处理器10与第二设备14进行数据交换。本技术实施例中，通过在处理器10的第一接口11和第一设备13之间设置锁存器11的方式，使得第一设备13和第二设备14可以共用第一接口12，减小处理器10上连接的接口数量，不仅电路简单，而且不需要额外的功耗开销，是一种既简单又低功耗的接口控制电路。可选地，上述第一接口为处理器用于向第一设备和/或第二设备传输待交换数据的接口。本技术实施例中，在第一设备13需要进行状态切换时，例如，当第一设备13为指示灯时，第一设备13需要从熄灭状态切换至点亮状态时，可以通过处理器10向锁存器11输出锁存控制信号，控制锁存器11的锁存器状态切换至锁存状态；在锁存器11为锁存状态的情况下，锁存器11可以将处理器10发送的状态信号发送至第一设备14，以使得第一设备14实现状态切换。在第一设备13完成状态切换之后，可以通过处理器10向锁存器11输出锁存控制信号，将锁存器11的锁存器状态切换至保持状态，将第一设备13的状态信号保持锁存器11上，使得第一设备13的点亮状态可以得以保持。由于第二设备14通过第一接口12连接处理器10，处理器10可以用于在锁存器11为保持状态的情况下，通过第一接口12与第二设备14进行数据交换。也就是说，第一设备13和第二设备14可以共用第一接口12与处理器10进行数据交换，减小处理器10上连接的接口数量。具体地，第一设备13可以为在较长时间保持同一状态的设备模块。例如，指示灯、报警器等。第二设备14则可以为系统中需要跟处理器10进行数据交换的任意设备。在实际应用中，本领域技术人员可以根据实际需要设置第一设备13、第二设备14的具体类型，本技术实施例对于第一设备13、第二设备14的具体类型不做限定。在本技术的一种可选实施例中，所述锁存控制信号可以包括低电平信号和高电平信号；在所述锁存控制信号从低本文档来自技高网...

【技术保护点】
1.一种接口控制电路，其特征在于，所述接口控制电路包括：处理器、锁存器、第一设备以及第二设备；其中，/n所述处理器与所述锁存器连接，用于向所述锁存器输出锁存控制信号，所述锁存器用于根据所述锁存控制信号，确定锁存器状态，所述锁存器状态包括锁存状态和保持状态；/n所述处理器上设有第一接口，所述第一接口分别与所述锁存器、所述第二设备连接，所述锁存器与所述第一设备连接；/n在所述锁存状态下，所述处理器与所述第一设备进行数据交换，在所述保持状态下，所述锁存器用于保持所述第一设备的状态信号，所述处理器与所述第二设备进行数据交换。/n

【技术特征摘要】
1.一种接口控制电路，其特征在于，所述接口控制电路包括：处理器、锁存器、第一设备以及第二设备；其中，
所述处理器与所述锁存器连接，用于向所述锁存器输出锁存控制信号，所述锁存器用于根据所述锁存控制信号，确定锁存器状态，所述锁存器状态包括锁存状态和保持状态；
所述处理器上设有第一接口，所述第一接口分别与所述锁存器、所述第二设备连接，所述锁存器与所述第一设备连接；
在所述锁存状态下，所述处理器与所述第一设备进行数据交换，在所述保持状态下，所述锁存器用于保持所述第一设备的状态信号，所述处理器与所述第二设备进行数据交换。


2.根据权利要求1所述的接口控制电路，其特征在于，所述锁存控制信号包括低电平信号和高电平信号；
在所述锁存控制信号从低电平信号切换为高电平信号的情况下，所述锁存器为锁存状态；
在所述锁存控制信号为从低电平信号切换为高电平信号之外的情况下，所述锁存器为保持状态。


3.根据权利要求1所述的接口控制电路，其特征在于，所述锁存器包括：输入端和输出端；
所述输入端与所述第一接口连接，用于输入所述第一设备的状态信号；
所述输出端与所述第一设备连接，在所述锁存器为锁存状态的情况下，所述输入端和所述输出端连接，所述输出端用于储存所述输入端输入的所述状态信号，在所述锁存器为...

【专利技术属性】
技术研发人员：王宏伟，
申请(专利权)人：龙芯中科技术有限公司，
类型：新型
国别省市：北京;11