一种语音识别Soc芯片架构制造技术

本实用新型专利技术公开了一种语音识别Soc芯片架构，包括：MCU内核、APB总线译码器、ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块、数据传输控制模块以及片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。本实用新型专利技术结合各模块优势，设计出适合语音识别算法芯片化的架构；具有低成本、高性能、易于语音算法移植、升级的优点。

【技术实现步骤摘要】
一种语音识别Soc芯片架构
本技术涉及集成电路中Soc芯片的架构设计领域，尤其涉及一种语音识别Soc芯片架构。
技术介绍
随着集成电路工艺水平的提高，芯片也朝着高速、多功能、低电压、低功耗、便携、高可靠性系统化方向发展、而且要求缩短设计周期以缩短产品的上市时间。系统级芯片(systemonchip)也由此应用而生。所谓系统芯片是指在单一芯片上集成数字和模拟混合器、信号采集和转换、I/O接口、存储器、MCU和DSP等具有系统功能的IC。语音识别的应用受到业界和用户日益广泛地关注，众多世界大公司纷纷涉足语音市场的开发与竞争，语音识别的应用形式和领域不断扩展，已成为电脑、手机、机器人、智能玩具等各种电子设备实现功能的升级而取悦市场的新亮点。现如今由人工神经网络构成的语音识别算法成为主流，从软件算法移植硬件及芯片化实现来看，如果用纯硬件描述语言从底层实现人工神经网络的算法的定制芯片对于开发人员来说，开发难度大，研发周期长，架构固定，遇到算法结构和数据更新，需要重新更改芯片的架构，成本较高。现有的大部分语音芯片Soc架构灵活度较差、可升级较差、芯片成本较高、从外部的flash读取程序数据速度慢等缺点。
技术实现思路
本技术所要解决的技术问题在于，提供一种语音识别Soc芯片架构，结合各模块优势，设计出适合语音识别算法芯片化的架构，具有低成本、高性能、易于语音算法移植、升级的优点。为解决上述技术问题，本技术提供如下技术方案：一种语音识别Soc芯片架构，包括：用于数据运算处理的MCU内核，用于连接低带宽的周边外设之间的APB总线译码器，用于采集语言信号的ADC语音信号采样模块，用于对特定浮点数运算做优化处理的浮点运算加速模块，用于检测软件异常执行的看门狗模块，用于作为通用输入输出接口的GPIO模块，用于数据之间传输通道的数据传输控制模块，以及用于存储数据的片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。进一步地，所述片内SRAM存储器包括SRAM1存储器和SRAM2存储器，数据传输控制模块包括第一、第二数据传输控制器；其中，所述SRAM1存储器连接第一数据传输控制器，用于接收并存储外部数据；所述SRAM2存储器与第二数据传输控制器，第二数据传输控制器用于连接外部的flash芯片。进一步地，所述ADC语音信号采样模块连接外部的A/D采样芯片连接；所述ADC语音信号采样模块驱动A/D采样芯片采集语音数据，并将数据存入片内SRAM存储器中；MCU内核通过APB总线译码器控制ADC语音信号采样模块，并读取片内SRAM存储器的语音数据。进一步地，所述MCU内核采用32位的IP核，型号为N10。进一步地，所述语音识别Soc芯片架构还包括APB总线，所示MCU内核通过APB总线连接APB总线译码器，所示MCU内核通过businterface接口连接APB总线。进一步地，所述MCU内核包括数据缓存单元、指令缓存单元、总线接口单元和运算处理单元；所述数据缓存单元用于读取程序的数据，所述指令缓单元用于存读取程序的指令；所述总线接口单元用于连接外部的总线，所述运算处理单元作为整个运算和控制的核心模块。采用上述技术方案后，本技术至少具有如下有益效果：本技术结合了SOC系统的特点，通过集成高性能MCUIP核、高效的APB总线架构、ADC语音信号采样模块、浮点运算加速模块、数据传输加速模块提供出低成本、高性能、灵活性较高、快速升级更新的语音识别算法的Soc芯片架构。附图说明图1为本技术一种语音识别Soc芯片架构的结构示意图；图2为本技术外部的flash芯片到SRAM2存储器的数据传输示意图；图3为本技术一种语音识别Soc芯片架构的ADC语音信号采样模块结构示意图；图4为本技术一种语音识别Soc芯片架构的APB总线译码器的结构图；图5为本技术一种语音识别Soc芯片架构的GPIO(General-purposeinput/output，通用输入输出接口)模块结构图；图6为本技术一种语音识别Soc芯片架构的看门狗模块结构图；图7为本技术一种语音识别Soc芯片架构的浮点运算加速模块结构图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互结合，下面结合附图和具体实施例对本申请作进一步详细说明。如图1所示，本技术提供一种语音识别Soc芯片架构，通过集成高性能低功耗的MCU内核、APB总线、APB总线译码器、ADC语音信号采样模块、浮点运算加速模块、数据传输控制模块以及片内SRAM存储器，提供出低成本、高性能、灵活性高、便捷升级更新的语音识别算法的Soc芯片架构。具体芯片架构如下：所述的MCU内核，为一款高性能低功耗的32位MCU(型号为N10)的IP核，程序与数据独立总线，总寻址空间可以达到4GB；可通过N10的APB总线进行外围扩展，通过businterface与APB总线连接。MCU内核包括数据缓存单元、指令缓存单元、总线接口单元和运算处理单元；数据缓存单元用于读取程序的数据，指令缓单元用于存读取程序的指令；总线接口单元用于连接外部的总线，运算处理单元作为整个运算和控制的核心模块。所述的APB总线是AMBA总线的一种，主要用于低带宽的周边外设之间的连接，接口简单，功耗低，适合语音识别的Soc架构；通过设计的APB总线对连接到APB总线译码器上的模块进行控制。所述的浮点运算加速模块，为使用硬件描述语言(Verilog)对特定的浮点数运算作优化处理，包括浮点数加分、浮点数乘法。从而提高芯片的浮点运算处理能力。所述的ADC语音信号采样模块与外部的A/D采样芯片相连，A/D采样芯片输出通过cic补偿滤波器补偿cic滤波损失，再通过低通滤波滤除高频分量，再进行4倍抽取，得到位宽16的数据，将两个数据组合为一个位宽32的数据，写入SRAM中。MCU核通过APB总线读取SRAM中数据。所述看门狗模块用来检测软件的异常执行；当软件正常执行时，看门狗定时计数器计数到某个设定的值时，发出中断信号，软件检测到中断信号给出一个特定的指令(喂狗)，清除中断并且使得看门狗定时计数器重新开始计数；或者软件定时给出一个特定的指令(喂狗)，使得看门狗定时计数器重新开始计数；当软件异常时，看门狗定时计数器会溢出发出复位信号，导致系统复位，这样程序可以恢复正常运行状态所述GPIO(General-PurposeInput/Output)模块为通用输入输出接口，包括16个可编程的GPIO，通过APB总线可以设置GPIO口的属性为一般输入输出或者中断输入及其中断属性。所述的flash芯片到片内SRAM的数据传输模块包括从外部的flash芯片获取数据并将数据经过数据传输控制器的缓存处理，最后搬移到内部的SRAM2存储器中。如图2所示，所述的外部的flash芯片到片内SRAM存储器的数据传输模块包括从外部的flash芯片获取数据并将数据经过数据传输控制器的缓存处理，最后搬移到内部的SRAM2存储器中。控制模块接口本文档来自技高网...

【技术保护点】
一种语音识别Soc芯片架构，其特征在于，包括：用于数据运算处理的MCU内核，用于连接低带宽的周边外设之间的APB总线译码器，用于采集语言信号的ADC语音信号采样模块，用于对特定浮点数运算做优化处理的浮点运算加速模块，用于检测软件异常执行的看门狗模块，用于作为通用输入输出接口的GPIO模块，用于数据之间传输通道的数据传输控制模块，以及用于存储数据的片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。

【技术特征摘要】
1.一种语音识别Soc芯片架构，其特征在于，包括：用于数据运算处理的MCU内核，用于连接低带宽的周边外设之间的APB总线译码器，用于采集语言信号的ADC语音信号采样模块，用于对特定浮点数运算做优化处理的浮点运算加速模块，用于检测软件异常执行的看门狗模块，用于作为通用输入输出接口的GPIO模块，用于数据之间传输通道的数据传输控制模块，以及用于存储数据的片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。2.根据权利要求1所述的一种语音识别Soc芯片架构，其特征在于，所述片内SRAM存储器包括SRAM1存储器和SRAM2存储器，数据传输控制模块包括第一、第二数据传输控制器；其中，所述SRAM1存储器连接第一数据传输控制器，用于接收并存储外部数据；所述SRAM2存储器与第二数据传输控制器，第二数据传输控制器用于连接外部的flash芯片。3...

【专利技术属性】
技术研发人员：黄帅凯，徐向民，姜小波，晋建秀，
申请(专利权)人：华南理工大学，
类型：新型
国别省市：广东,44