一种多个FPGA的设计分割的方法、系统、存储介质及终端技术方案

本发明专利技术公开了一种多个FPGA的设计分割的方法、系统、存储介质及终端，所述方法包括：根据用户选择将用户的逻辑设计编译为统一格式的网表库文件；用户设置分割策略，根据分割策略对生成的网表库文件按照分割策略进行切割算法运算，计算得到最优切割边界；通过分析软件来分析得到的最优切割边界，并根据所述最优切割边界调整得到最终切割边界；根据得到的最终切割边界得到多个FPGA，组合生成单个FPGA的EDIF网表库文件；根据FPGA类型转换为专用门电路网表库文件和相关配置的约束信息；根据生成的专用门电路网表库文件和相关配置的约束信息，利用EDA专用布线工具处理，生成可配置于FPGA的比特流文件，可以合理利用FPGA资源,能有效的解决背景技术中的问题。

A method, system, storage medium and terminal for the design division of multiple FPGAs

【技术实现步骤摘要】
一种多个FPGA的设计分割的方法、系统、存储介质及终端
本专利技术涉及逻辑设计
，具体为一种多个FPGA的设计分割的方法、系统、存储介质及终端。
技术介绍
当前,IC芯片产业飞速发展，需要进行FPGA原型验证的逻辑设计越来越庞大，一颗业界较大规模的FPGA已经难以容纳下所有的芯片的逻辑功能。用户需要设法将大的设计切割为若干个小的设计，配置到多个FPGA中，同时保证运行时整个设计的逻辑功能正确无误，性能达标。通常整个设计分割过程需要考虑到很多的因素和处理工作，非常耗费精力和时间。而现有技术中，为了解决上述问题，主要通过手动修改设计RTL代码进行分割，分成多个独立的子模块放到每个FPGA里面；通过一些业内公司提供的专用RTL代码分割工具和软件，动态切割及配置用户的设计到多个FPG的过程来实现，但是上述方案由于需要人工操作，操作繁琐且容易出错，需要耗费巨大的时间和精力，另外方案由于运行于特定的RTL编译软件，通常情况下，用户的逻辑设计通常会采用多种不同的RTL编程语言，IP黑盒，外部网表来编写实现,该方案不能支持，或需要对设计做很大的修改才能使用，无法满足使用需求。
技术实现思路
为了克服现有技术方案的不足，本专利技术提供一种多个FPGA的设计分割的方法、系统、存储介质及终端，根据用户设定对逻辑设计自动分割，每个分割部分可以配置到单独的一颗FPGA中运行，整个设计的逻辑功能运行正确，同时达到FPGA资源的合理利用,运行期性能达到最优，能有效的解决
技术介绍
提出的问题。本专利技术解决其技术问题所采用的技术方案是：一种多个FPGA的设计分割的方法，包括：根据用户选择将用户的逻辑设计编译为统一格式的网表库文件；用户设置分割策略，根据分割策略对生成的网表库文件按照分割策略进行切割算法运算，计算得到最优切割边界；通过分析软件来分析得到的最优切割边界，并根据所述最优切割边界调整得到最终切割边界；根据得到的最终切割边界得到多个FPGA，组合生成单个FPGA的EDIF网表库文件；根据FPGA类型转换为专用门电路网表库文件和相关配置的约束信息；根据生成的专用门电路网表库文件和相关配置的约束信息，利用EDA专用布线工具处理，生成可配置于FPGA的比特流文件。进一步地，所述根据用户选择将用户的逻辑设计编译为统一格式的网表库文件的过程包括：用户准备好的完整的RTL逻辑代码并选择FPGA型号；经过EDA专用综合工具处理，产生不同的格式的门电路网表库文件；对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换，输出统一的EDIF格式的网表库文件。进一步地，用户设置的分割策略包括按照电路元器件分割和功能设计分割。进一步地，所述根据分割策略对生成的网表库文件按照分割策略进行切割算法运输，计算得到最优切割边界的过程中，是基于最少互连线切割算法完成的。进一步地，所述最终切割边界通过计算机分析切割边界处的门电路器件，并根据寄存器触发驱动的原则调整最优切割边界后得到的。一种多个FPGA的设计分割的系统，包括：编译模块，用于根据用户选择将用户的逻辑设计编译为统一格式的网表库文件；切割模块，用于用户设置分割策略，根据分割策略对生成的网表库文件按照分割策略进行切割算法运算，计算得到最优切割边界；边界调整模块，用于分析得到的最优切割边界，并根据所述最优切割边界调整得到最终切割边界；转换模块，用于根据得到的最终切割边界得到多个FPGA，组合生成单个FPGA的电子设计交换格式EDIF网表库文件，根据FPGA类型转换为专用门电路网表库文件和相关配置的约束信息；配置生成模块，用于根据生成的专用门电路网表库文件和相关配置的约束信息，利用EDA专用布线工具处理，生成可配置于FPGA的比特流文件。本专利技术提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的方法。本专利技术提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。与现有技术相比，本专利技术的有益效果是：本专利技术对不同的RTL设计进行统一处理，根据用户预先设定的分割策略，对逻辑设计自动分割，每个分割部分可以配置到单独的一颗FPGA中运行，整个设计的逻辑功能运行正确，同时达到FPGA资源的合理利用,运行期性能达到最优，从而方便用户快速方便地开发，设计基于多块FPGA的大容量、复杂程度高的芯片，加快SOC产品的开发流程。附图说明图1为本专利技术的分割方法整体工作过程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术提供了一种多个FPGA的设计分割的方法，包括：根据用户选择将用户的逻辑设计编译为统一格式的网表库文件；其具体的过程为：用户准备好的完整的RTL逻辑代码并选择FPGA型号；经过EDA专用综合工具处理，产生不同的格式的门电路网表库文件；对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换，输出统一的EDIF格式的网表库文件。用户设置分割策略，根据分割策略对生成的网表库文件按照分割策略进行切割算法运算，计算得到最优切割边界；在根据分割策略对生成的网表库文件按照分割策略进行切割算法运输，计算得到最优切割边界的过程中，是基于最少互连线切割算法完成的。需要说明的是，用户设置的分割策略包括按照电路元器件分割和功能设计分割，用户可以根据设计需求进行选择。通过分析软件来分析得到的最优切割边界，并根据所述最优切割边界调整得到最终切割边界；根据得到的最终切割边界得到多个FPGA，组合生成单个FPGA的EDIF网表库文件；根据FPGA类型转换为专用门电路网表库文件和相关配置的约束信息；根据生成的专用门电路网表库文件和相关配置的约束信息，利用EDA专用布线工具处理，生成可配置于FPGA的比特流文件。作为优选的技术方案，最终切割边界通过计算机分析切割边界处的门电路器件，并根据寄存器触发驱动的原则调整最优切割边界后得到。通过本方案，可以支持业界常用的芯片设计RTL编写方式(RTL，IP黑盒，外部网表),将设计逻辑编译成统一的数据格式的网表，根据用户设计的分割策略，对网表就行分割到多个FPGA，保证用户的设计逻辑运行正确，同时运行性能达到最优化，从而方便用户快速方便地开发，设计基于多块FPGA的大容量、复杂程度高的芯片，加快SOC产品的开发流程。一种多个FPGA的设计分割的系统，包括：编译模块，用于根据用户选择将用户的逻辑设计编译本文档来自技高网...

【技术保护点】
1.一种多个FPGA的设计分割的方法，其特征在于，包括：/n根据用户选择将用户的逻辑设计编译为统一格式的网表库文件；/n用户设置分割策略，根据分割策略对生成的网表库文件按照分割策略进行切割算法运算，计算得到最优切割边界；/n通过分析软件来分析得到的最优切割边界，并根据所述最优切割边界调整得到最终切割边界；/n根据得到的最终切割边界得到多个FPGA，组合生成单个FPGA的电子设计交换格式EDIF网表库文件；/n根据FPGA类型转换为专用门电路网表库文件和相关配置的约束信息；/n根据生成的专用门电路网表库文件和相关配置的约束信息，利用EDA专用布线工具处理，生成可配置于FPGA的比特流文件。/n

【技术特征摘要】
1.一种多个FPGA的设计分割的方法，其特征在于，包括：
根据用户选择将用户的逻辑设计编译为统一格式的网表库文件；
用户设置分割策略，根据分割策略对生成的网表库文件按照分割策略进行切割算法运算，计算得到最优切割边界；
通过分析软件来分析得到的最优切割边界，并根据所述最优切割边界调整得到最终切割边界；
根据得到的最终切割边界得到多个FPGA，组合生成单个FPGA的电子设计交换格式EDIF网表库文件；
根据FPGA类型转换为专用门电路网表库文件和相关配置的约束信息；
根据生成的专用门电路网表库文件和相关配置的约束信息，利用EDA专用布线工具处理，生成可配置于FPGA的比特流文件。


2.根据权利要求1所述的一种多个FPGA的设计分割的方法，其特征在于：所述根据用户选择将用户的逻辑设计编译为统一格式的网表库文件的过程包括：
用户准备好的完整的寄存器层次转换RTL逻辑代码并选择FPGA型号；
经过EDA专用综合工具处理，产生不同的格式的门电路网表库文件；
对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换，输出统一的EDIF格式的网表库文件。


3.根据权利要求1所述的一种多个FPGA的设计分割的方法，其特征在于：用户设置的分割策略包括按照电路元器件分割和功能设计分割。


4.根据权利要求1所述的一种多个FPGA的设计分割的方法，其特征在于：所述根据分割策略对生成的网表库文件按照分...

【专利技术属性】
技术研发人员：张吉锋，李川，吴滔，
申请(专利权)人：思尔芯上海信息科技有限公司，
类型：发明
国别省市：上海;31