集成芯片和形成集成芯片的方法技术

在一些实施例中，本公开涉及集成芯片。集成芯片包括设置在衬底上方的介电结构内的一个或多个下互连层。在一个或多个下互连层中的其中一个上的底部电极。底部电极的下表面包括具有第一电负性的材料。将底部电极与顶部电极隔开的数据存储层。与底部电极的下表面接触的反应性降低层。反应性降低层具有大于或等于第一电负性的第二电负性。根据本申请的其他实施例，还提供了另外的集成芯片和形成集成芯片的方法。

Integrated chip and method of forming integrated chip

【技术实现步骤摘要】
集成芯片和形成集成芯片的方法
本申请的实施例涉及半导体领域，并且更具体地，涉及集成芯片和形成集成芯片的方法。
技术介绍
许多现代电子器件包含被配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在供电时存储数据，而非易失性存储器在断电时能够存储数据。电阻随机存取存储器(RRAM)器件是下一代非易失性存储器技术的有希望的候选者。这是因为RRAM器件具有许多优点，包括快速写入时间、高耐久性、低功耗以及对辐射损坏的低敏感性。
技术实现思路
根据本申请的实施例，提供了一种集成芯片，包括：一个或多个下互连层，设置在衬底上的介电结构内；底部电极，设置在所述一个或多个下互连层中的其中一个上，其中，所述底部电极的下表面包括具有第一电负性的材料；数据存储层，将所述底部电极与顶部电极隔开；以及反应性降低层，与所述底部电极的下表面接触并且具有大于或等于第一电负性的第二电负性。根据本申请的实施例，提供了一种集成芯片，包括：下绝缘层，设置在一个或多个层间电介质层上，其中，所述下绝缘层包括侧壁，所述侧壁限定开口本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n一个或多个下互连层，设置在衬底上的介电结构内；/n底部电极，设置在所述一个或多个下互连层中的其中一个上，其中，所述底部电极的下表面包括具有第一电负性的材料；/n数据存储层，将所述底部电极与顶部电极隔开；以及/n反应性降低层，与所述底部电极的下表面接触并且具有大于或等于第一电负性的第二电负性。/n

【技术特征摘要】
20180927 US 62/737,317;20190320 US 16/359,0921.一种集成芯片，包括：
一个或多个下互连层，设置在衬底上的介电结构内；
底部电极，设置在所述一个或多个下互连层中的其中一个上，其中，所述底部电极的下表面包括具有第一电负性的材料；
数据存储层，将所述底部电极与顶部电极隔开；以及
反应性降低层，与所述底部电极的下表面接触并且具有大于或等于第一电负性的第二电负性。


2.根据权利要求1所述的集成芯片，还包括：
底部电极扩散阻挡件，设置在所述反应性降低层和所述一个或多个下互连层之间。


3.根据权利要求1所述的集成芯片，还包括：
下绝缘层，设置在所述介电结构上并且包括限定在所述底部电极正下方的开口的侧壁，其中所述下绝缘层围绕所述反应性降低层。


4.根据权利要求1所述的集成芯片，还包括：
一个或多个附加材料，设置在所述反应性降低层以及相邻下方的互连线之间。


5.根据权利要求4所述的集成芯片，
其中，所述一个或多个附加材料包括一个或多个不同于反应性降低层的材料；并且
其中，所述一个或多个附加材料包括金属、金属氮化物、金属氧化物或掺杂的多晶硅。

【专利技术属性】
技术研发人员：陈朝阳，蔡竣扬，黄国钦，朱文定，黄建达，吴承润，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71