具有低K和超低K介电层的指状电容器制造技术

一种集成电路，所述集成电路具有指状电容器，所述指状电容器具有形成于多层结构中的倒置梯形沟槽中的多个金属指状物，所述多层结构具有在超低K介电层上方的抛光终止层，所述超低K介电层在低K介电层上方，所述低K介电层在介电顶盖层上方。所述超低K介电层降低所述指状物之间的电容变化，同时所述抛光终止层防止原本会由对所述超低K介电层直接执行CMP引起的金属高度变化。分层结构可包括在所述抛光终止层上方的另一个低K介电层，所述另一个低K介电层为所述CMP提供软着垫。所述抛光终止层可在所述CMP抛光之后移除，并且可形成另一个超低K介电层以将所述金属指状物的顶部包封在所述超低K介电材料中。

【技术实现步骤摘要】
具有低K和超低K介电层的指状电容器
本专利技术涉及半导体集成电路(IC)制造，并且更具体地说，涉及指状电容器。
技术介绍
指状电容器或边缘电容器常用于模拟-混合信号(AMS)IC中。图1基于美国专利第6,385,033号的图1，图1为具有第一电容器元件120的常规指状电容器t00的透视图。第一电容器元件120包括正金属板130和负金属板140。正金属板130具有梳状结构，该梳状结构包括细长末端部分132，该细长末端部分132具有从末端部分132垂直延伸的指状物134。负金属板140也具有梳状结构，该梳状结构包括细长末端部分142，该细长末端部分142具有从末端部分142垂直延伸的指状物144。优选地均匀间隔开并且具有一致的宽度和长度的指状物134和指状物144在集成电路(IC)管芯(未示出)的同一层内互相交叉(即，交错)。电介质填充相应指状物134和144之间的空间。深亚微米IC制造过程或技术允许指状物之间的间距足够近，使得每一层内的邻近指状物的边缘之间的边缘电容相当大。已经发现电容随着指状物之间的间距减小而增大。集成电路中形成器件的最新技术允许指状物之间更小的间距以产生相对大量的边缘电容。图2为沿图1的垂直切割线AA′的常规指状电容器200(如图1的指状电容器100)的一部分的横截面侧视图。具体地说，图2示出指状电容器200的三个邻近金属指状物210，所述指状电容器200通常在三个指状物210的左边和/或右边具有一个或多个附加的等同指状物。图2中的三个金属指状物210可对应于图1中位于两个负板指状物144之间的正板指状物134中的一个正板指状物134或位于两个正板指状物134之间的负板指状物144中的一个负板指状物144。指状电容器200可实施于多层集成电路的一个金属层中，该多层集成电路在指状电容器200的金属层下面具有一个或多个金属层和/或在所述金属层上面具有一个或多个金属层，但指状电容器200通常跨若干个金属层复制以便在相同布局面积下得到较高边缘电容。如图2所示，指状电容器200包括底介电顶盖层202，该底介电顶盖层202提供铜钝化并且还充当蚀刻终止层。在介电顶盖层202上面的为低K介电层204。位于形成于低K介电层204中的“倒置梯形”沟槽内的为形成金属指状物210的铜迹线。覆盖低K介电层204和金属指状物210的为顶介电顶盖层212，可在该顶介电顶盖层212上制造一个或多个其它金属层(未示出)。图3A-图3D为示出用于制造图2的指状电容器200的常规过程的横截面侧视图。图3A示出具有形成于介电顶盖层202上方的低K介电层204的多层结构320。图3B示出在已经使用常规光刻技术在图3A的低K介电层204中形成沟槽309之后的结构330。图3C示出在(i)图3B的沟槽309已经填充有镀铜并且然后(ii)执行化学机械抛光(CMP)以提供具有平坦上表面的结构340之后的结构340。图3D示出通过将顶介电顶盖层212施加在图3C的结构340上方而形成的指状电容器200。如从上文显而易见的是，晶片的精度和均一性为指状电容器的两个关键要求。然而，由于化学机械抛光(CMP)过程的性质，金属的厚度不易控制。能够更好地控制金属厚度将为有利的。
技术实现思路
根据本专利技术的第一方面，提供一种集成电路，包括形成指状电容器的多个指状物，所述指状电容器包括：第一介电顶盖层；第一介电层，所述第一介电层形成于所述介电顶盖层上方并且具有第一K值；第二介电层，所述第二介电层形成于所述第一介电层上方并且具有低于所述第一K值的第二K值，其中所述指状物形成于所述第一介电层和所述第二介电层中；和第二介电顶盖层，所述第二介电顶盖层形成于所述指状物和所述第二介电层上方。在一个或多个实施例中，所述第一介电层直接形成于所述第一介电顶盖层上方；和所述第二介电层直接形成于所述第一介电层上方。在一个或多个实施例中，所述指状电容器进一步包括在所述第二介电层和所述第二介电顶盖层之间的抛光终止层。在一个或多个实施例中，所述抛光终止层直接形成于所述第二介电层上方。在一个或多个实施例中，所述指状物还形成于所述抛光终止层中。在一个或多个实施例中，所述指状物的顶表面与所述抛光终止层的顶表面共面。在一个或多个实施例中，所述指状电容器进一步包括形成于所述第二介电层和所述指状物上方的第三介电层，其中所述第二介电顶盖层形成于所述第三介电层上方。在一个或多个实施例中，所述第三介电层直接形成于所述第二介电层上方；和所述第二介电顶盖层直接形成于所述第三介电层上方。在一个或多个实施例中，所述第三介电层具有第三K值，所述第三K值等于所述第二介电层的所述第二K值。在一个或多个实施例中，所述指状物的顶表面延伸高于所述第二介电层的顶表面。根据本专利技术的第二方面，提供一种用于在集成电路中制造包括多个指状物的指状电容器的方法，所述方法包括：形成第一介电顶盖层；形成第一介电层，所述第一介电层在所述介电顶盖层上方并且具有第一K值；形成第二介电层，所述第二介电层在所述第一介电层上方并且具有低于所述第一K值的第二K值；在所述第一介电层和所述第二介电层中形成所述指状物；和在所述指状物和所述第二介电层上方形成第二介电顶盖层。在一个或多个实施例中，所述第一介电层直接形成于所述第一介电顶盖层上方；和所述第二介电层直接形成于所述第一介电层上方。在一个或多个实施例中，所述方法进一步包括：在形成所述指状物之前，在所述第二介电层上方形成抛光终止层，其中所述指状物还形成于所述抛光终止层中；和在形成所述指状物之后，执行CMP抛光，其中：所述CMP抛光移除一些但非全部的所述抛光终止层；和在所述CMP抛光之后，所述指状物的顶表面与所述抛光终止层的顶表面共面。在一个或多个实施例中，所述抛光终止层直接形成于所述第二介电层上方。在一个或多个实施例中，在所述CMP抛光之后，所述第二介电顶盖层形成于所述抛光终止层上方。在一个或多个实施例中，所述第二介电顶盖层直接形成于所述抛光终止层上方。在一个或多个实施例中，所述方法进一步包括：在所述CMP抛光之后，使用非CMP抛光过程移除剩余的抛光终止层；和然后在所述第二介电层和所述指状物上方形成第三介电层，其中所述第二介电顶盖层形成于所述第三介电层上方。在一个或多个实施例中，所述第三介电层直接形成于所述第二介电层上方；和所述第二介电顶盖层直接形成于所述第三介电层上方。在一个或多个实施例中，所述第三介电层具有第三K值，所述第三K值等于所述第二介电层的所述第二K值。在一个或多个实施例中，在形成所述指状物之前，在所述抛光终止层上方形成第三介电层，其中所述指状物还形成于所述第三介电层中；和所述CMP抛光移除全部的所述第三介电层。本专利技术的这些和其它方面将根据下文中所描述的实施例显而易见，且参考本文档来自技高网...

【技术保护点】
1.一种集成电路，其特征在于，包括形成指状电容器的多个指状物(410、510)，所述指状电容器包括：/n第一介电顶盖层(402、502)；/n第一介电层(404、504)，所述第一介电层(404、504)形成于所述介电顶盖层上方并且具有第一K值；/n第二介电层(406、506)，所述第二介电层(406、506)形成于所述第一介电层上方并且具有低于所述第一K值的第二K值，其中所述指状物形成于所述第一介电层和所述第二介电层中；和/n第二介电顶盖层(412、512、612)，所述第二介电顶盖层(412、512、612)形成于所述指状物和所述第二介电层上方。/n

【技术特征摘要】
20180925 US 16/141,9501.一种集成电路，其特征在于，包括形成指状电容器的多个指状物(410、510)，所述指状电容器包括：
第一介电顶盖层(402、502)；
第一介电层(404、504)，所述第一介电层(404、504)形成于所述介电顶盖层上方并且具有第一K值；
第二介电层(406、506)，所述第二介电层(406、506)形成于所述第一介电层上方并且具有低于所述第一K值的第二K值，其中所述指状物形成于所述第一介电层和所述第二介电层中；和
第二介电顶盖层(412、512、612)，所述第二介电顶盖层(412、512、612)形成于所述指状物和所述第二介电层上方。


2.根据权利要求1所述的集成电路，其特征在于：
所述第一介电层直接形成于所述第一介电顶盖层上方；和
所述第二介电层直接形成于所述第一介电层上方。


3.根据权利要求1所述的集成电路，其特征在于，所述指状电容器进一步包括在所述第二介电层和所述第二介电顶盖层之间的抛光终止层(408、508)。


4.根据权利要求3所述的集成电路，其特征在于，所述抛光终止层直接形成于所述第二介电层上方。


5.根据权利要求3所述的集成电路，其特征在于，所述指状物还形成于...

【专利技术属性】
技术研发人员：尹春山，洪全敏，陈瑜，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL