双垂直沟道晶体管、集成电路存储器及其制备方法技术

本发明专利技术提供一种双垂直沟道晶体管、集成电路存储器及其制备方法，其垂直鳍片中具有沿第一方向延伸的第一沟槽，第一源/漏区形成在所述第一沟槽两侧顶部的鳍片中，第二源/漏区形成在所述第一沟槽底部的鳍片中，第一栅极结构填充在所述第一沟槽中并沿所述第一方向延伸，埋入式导线填充在所述垂直鳍片沿第二方向延伸的侧壁处的第二沟槽中，由此使得所述第一沟槽两侧的第一源/漏区分别与第一沟槽底部上的第二源/漏区形成了双垂直L型沟道，有利于增加有效沟道长度，克服短沟道效应；且由于第二源/漏区及其电连接埋入式导线均位于晶体管底部，无需直接在从上表面引出，使晶体管外围的隔离更加容易形成，有利于减小器件面积，简化工艺，提高性能。

Double vertical channel transistor, integrated circuit memory and its preparation method

【技术实现步骤摘要】
双垂直沟道晶体管、集成电路存储器及其制备方法
本专利技术涉及集成电路制造
，尤其涉及一种双垂直沟道晶体管、集成电路存储器及其制备方法。
技术介绍
具有埋入式位线的垂直栅极围绕晶体管(Verticalsurroundinggatetransistor,SGT)，其使用增大的隔离规则以降低浅沟槽隔离制造的困难性，其工艺包括冗长的埋入式位线的工艺步骤、旋转涂布介电层(SOD)的工艺步骤、金属及N型掺杂多晶硅定义晶体管栅极长度的工艺步骤，工艺繁复，导致存储器阵列的阈值电压的稳定性却也随之明显降低，并且在垂直尺寸的限制下，以较长的沟道长度来减少阈值电压(Vth)的改变也无法实施。因此，需要一种新的双垂直沟道晶体管、集成电路存储器及其制备方法方案，能够简化工艺，提高器件的电学性能以及存储密度。
技术实现思路
本专利技术的目的在于提供一种双垂直沟道晶体管、集成电路存储器及其制备方法，能够简化工艺，提高器件的电学性能以及存储密度。为了实现上述目的，本专利技术提供一种双垂直沟道晶体管，包括：半导体衬底，所述半导体本文档来自技高网...

【技术保护点】
1.一种双垂直沟道晶体管，其特征在于，包括：/n半导体衬底，所述半导体衬底具有沿第二方向延伸的垂直鳍片，所述垂直鳍片具有沿第一方向延伸的第一沟槽，所述第一沟槽底部的鳍片中形成有第二源/漏区，所述第一沟槽侧壁顶部的鳍片中形成有第一源/漏区；以及/n第一栅极结构，填充在所述第一沟槽中并沿着所述第一方向延伸，所述第一栅极结构位于所述第二源/漏区的上方，所述第一栅极结构的侧壁和所述第一源/漏区被所述第一沟槽暴露的侧壁在高度上至少部分空间重叠。/n

【技术特征摘要】
1.一种双垂直沟道晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底具有沿第二方向延伸的垂直鳍片，所述垂直鳍片具有沿第一方向延伸的第一沟槽，所述第一沟槽底部的鳍片中形成有第二源/漏区，所述第一沟槽侧壁顶部的鳍片中形成有第一源/漏区；以及
第一栅极结构，填充在所述第一沟槽中并沿着所述第一方向延伸，所述第一栅极结构位于所述第二源/漏区的上方，所述第一栅极结构的侧壁和所述第一源/漏区被所述第一沟槽暴露的侧壁在高度上至少部分空间重叠。


2.如权利要求1所述的双垂直沟道晶体管，其特征在于，所述半导体衬底还具有隔离沟槽，所述隔离沟槽沿所述第一方向延伸并暴露出所述垂直鳍片沿所述第一方向的侧壁，用于实现所述双垂直沟道晶体管与相邻的元件之间的器件隔离，所述隔离沟槽内表面上填充有第二栅极结构，所述第二栅极结构用于向所述双垂直沟道晶体管接入衬底电压。


3.如权利要求1所述的双垂直沟道晶体管，其特征在于，所述垂直鳍片的底部中还设有隔离区，所述隔离区沿所述第二方向延伸，且在所述第一沟槽底部延伸的部分位于所述第二源/漏区的下方，所述隔离区在所述第一沟槽两侧延伸的部分与所述第二源/漏区在高度上至少部分空间重叠。


4.如权利要求1所述的双垂直沟道晶体管，其特征在于，所述第一栅极结构包括栅介质层、栅电极层以及栅极隔离层，所述栅介质层覆盖在所述第一沟槽的侧壁和底表面上，所述栅电极层填充在具有所述栅介质层的第一沟槽中且顶表面低于所述第一源/漏区的顶表面，所述栅极隔离层填满所述栅电极层上方的第一沟槽。


5.如权利要求1所述的双垂直沟道晶体管，其特征在于，所述半导体衬底还具有第二沟槽，所述第二沟槽沿所述第二方向延伸并暴露出所述垂直鳍片的侧壁，所述第一沟槽沿着第一方向的端部延伸至所述第二沟槽，以使所述第一沟槽和所述第二沟槽在所述第二沟槽的侧壁上连通，并且所述第一沟槽的底表面高于所述第二沟槽的底表面，以使包含所述第二源/漏区在内的所述第一沟槽底部的鳍片的侧壁暴露于所述第二沟槽中，所述第二沟槽中埋设有埋入式导线，所述第一沟槽在第一方向的端部延伸至所述埋入式导线的侧壁，以使所述埋入式导线和第二源/漏区电连接。


6.如权利要求5所述的双垂直沟道晶体管，其特征在于，还包括第一介质层，所述第一介质层位于所述第二沟槽中，所述埋入式导线位于所述第一介质层上，所述第一介质层在所述埋入式导线的底表面上的部分延伸至与所述第二源/漏区的边界处并使得所述埋入式导线的底表面不低于所述第二源/漏区的底表面。


7.如权利要求6所述的双垂直沟道晶体管，其特征在于，还包括第二介质层，所述第二介质层覆盖在所述埋入式导线上方的所述第二沟槽中并暴露出所述第一栅极结构从所述第一沟槽延伸至所述第二沟槽中的部分。


8.如权利要求5所述的双垂直沟道晶体管，其特征在于，还包括导电接触结构，所述导电接触结构形成在所述第二沟槽中，并设置在所述埋入式导线和所述第二源/漏区之间，所述导电接触结构的一侧壁与所述第二源/漏区的侧壁表面接触，所述导电接触结构的另一侧壁与所述埋入式导线的侧壁表面接触，所述导电接触结构的底表面与所述第二沟槽底部的半导体衬底表面绝缘隔离。


9.一种双垂直沟道晶体管的制备方法，其特征在于，包括以下步骤：
提供半导体衬底，并沿第一方向和第二方向分别刻蚀所述半导体衬底，以形成沿第二方向延伸的垂直鳍片以及第二沟槽，所述第二沟槽暴露出所述垂直鳍片沿第二方向延伸的侧壁，所述垂直鳍片中具有沿第一方向延伸的第一沟槽，所述第一沟槽沿着第一方向的端部延伸至所述第二沟槽，以使所述第一沟槽和所述第二沟槽在所述第二沟槽的侧壁上连通，并且所述第一沟槽的底表面高于所述第二沟槽的底表面；
形成埋入式导线于所述第二沟槽中，所述埋入式导线沿着第二方向延伸，并与所述第一沟槽底部的鳍片电连接；
采用同一道离子注入工艺一步形成第一源/漏区和第二源/漏区，所述第一源/漏区形成于所述第一沟槽侧壁顶部的鳍片中，所述第二源/漏区形成于所述第一沟槽底部的鳍片中；以及，
填充第一栅极结构于所述第二源/漏区上方的所述第一沟槽中。


10.如权利要求9所述的双垂直沟道晶体管的制备方法，其特征在于，形成第一源/漏区和第二源/漏区之前，先采用阱离子注入工艺向所述垂直鳍片的底部注入与所述第二源/漏区反型的离子，以形成隔离区，所述隔离区沿所述第二方向延伸，且在所述第一...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34