电子封装件及其制法制造技术

一种电子封装件及其制法，其在承载结构的电性接点形成多个尖部，以于覆晶制程中，该尖部会插穿电子元件的导电凸块，故无需使用助焊剂，即可有效接合该导电凸块与该电性接点。

Electronic package and its manufacturing method

【技术实现步骤摘要】
电子封装件及其制法
本专利技术有关一种电子封装件，尤指一种覆晶式电子封装件及其制法。
技术介绍
悉知半导体晶圆用的自动化测试设备，如配置有测试组件的设备，其可快速进行测量并产生测试结果，并可针对测试结果进行分析。此外，随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。因此，为满足半导体装置的高集成度(Integration)以及微型化(Miniaturization)需求，除传统打线式(Wirebonding)的半导体封装技术外，业界主要采用覆晶(Flipchip)式半导体封装技术，以提升半导体封装结构的布线密度。图1A至图1B为悉知覆晶式封装结构1的制法的剖视示意图。如图1A所示，先将一半导体芯片11经由多个焊锡凸块13结合至一封装基板10的电性接触垫100上，再回焊该焊锡凸块13。接着，如图1B所示，形成底胶14于该半导体芯片11与该封装基板10之间，以包覆该些焊锡凸块13。前述制程中，于结合该焊锡凸块13至该电性接触垫100之前，该焊锡凸块13的外表面通常会形成氧化层，故于回焊该焊锡凸块13的过程中，需使用助焊剂(图略)移除该氧化物。然而，悉知覆晶式封装结构1的制法中，由于需使用助焊剂，因而会增加回焊制程的时间，且会残留助焊剂的部分材料于该封装结构1上，因而产生粗大焊接空隙，致使该焊锡凸块13与该电性接触垫100之间的接合失效，造成该封装结构1的可靠性不佳。此外，若该焊锡凸块13的直径极小，则在沾附助焊剂时，部分该焊锡凸块13会有沾附不完全的问题。另一方面，虽可经由受控环境以还原氧化物，再进行回焊制程，因而毋需使用助焊剂，但此方式的制程繁杂，尤其是于大量生产该封装结构1的过程更为麻烦。因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。
技术实现思路
鉴于上述悉知技术的种种缺失，本专利技术提供一种电子封装件及其制法，无需使用助焊剂，即可有效接合该导电凸块与该电性接点。本专利技术的电子封装件，包括：一承载结构，其具有多个电性接点；以及一电子元件，其具有多个导电凸块，以令该电子元件经由该导电凸块结合至该承载结构的电性接点，其中，该电性接点或该导电凸块的其中一者形成有多个尖部，以插入至该电性接点或该导电凸块的另一者中。本专利技术还提供一种电子封装件的制法，包括：提供一具有多个电性接点的承载结构及一具有多个导电凸块的电子元件，其中，该电性接点或该导电凸块的其中一者形成有多个尖部；以及将该电子元件经由该些导电凸块结合至该承载结构的该电性接点，以令该电性接点或该导电凸块的其中一者的该尖部插入至该电性接点或该导电凸块的另一者中。前述的电子封装件及其制法中，该导电凸块的最大平面宽度小于25微米。前述的电子封装件及其制法中，该电性接点或该导电凸块的其中一者形成粗糙面，其具有多个该尖部。例如，该些尖部之间具有高度差，如小于1.5微米。前述的电子封装件及其制法中，还包括形成表面处理层于该尖部上。由上可知，本专利技术的电子封装件及其制法，主要通过该电性接点或该导电凸块的其中一者形成有多个尖部的设计，以于该电子元件接合该承载结构时，该尖部可插入该电性接点或该导电凸块的另一者中，因而该导电凸块无需沾附助焊剂，故相较于悉知技术，本专利技术因无需使用助焊剂而能减少制程及缩减制程的时间，且不会残留助焊剂于该电子封装件上，因而不会产生粗大焊接空隙，进而能避免该导电凸块与该电性接点之间的接合失效的问题，以达到提升该电子封装件的可靠性的目的。此外，当该导电凸块的最大平面尺寸很小(如小于25微米)时，于回焊该导电凸块后，该尖部会转变成介面合金共化物，使该导电凸块与电性接点之间形成层结构而完整结合，故能避免该导电凸块沾附不完全的问题。又，本专利技术的制法不需还原该氧化物，因而制程简易，故适合应用于大量生产该电子封装件的生产线上。附图说明图1A至图1B为悉知覆晶式封装结构的制法的剖视示意图。图2A至图2C为本专利技术的电子封装件的制法的剖视示意图。图2A’为图2A的局部放大剖视图。图2B’为图2B的局部放大剖视图。图2C’为图2C的局部放大剖视图。图3A及图3B为图2A的承载结构的不同实施例的局部放大剖视图。图4A及图4B为图2A的电子元件的不同实施例的局部放大剖视图。符号说明1封装结构10封装基板100,200电性接触垫11半导体芯片13焊锡凸块14底胶2电子封装件20承载结构20a第一表面20b第二表面21电子元件21a作用面21b非作用面210电极垫22电性接点22a,43a,43b粗糙面22b介面合金共化物220,420尖部23,43,43’导电凸块230金属部231,431焊锡部232氧化层24包覆层300绝缘保护层31表面处理层d宽度t高度差。具体实施方式以下通过特定的具体实施例说明本专利技术的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2C为本专利技术的电子封装件2的制法的剖视示意图。如图2A及图2A’所示，提供一电子元件21及一具有多个电性接点22的承载结构20，其中，该电子元件21上形成有多个导电凸块23。于本实施例中，该承载结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其于介电材上形成线路层，如扇出(fanout)型重布线路层(redistributionlayer，简称RDL)，且具有相对的第一表面20a与第二表面20b，且该第一表面20a可为绝缘保护层300(如图3A及图3B所示的防焊层)的表面。具体地，该电性接点22(如凸块)设于该第一表面20a上，且突出该第一表面20a，即先制作该电性接点22，再形成该绝缘保护层300，且该绝缘保护层300的高度可依需求设计(如图3A及图3B所示的不同高度)。应可理解地，该承载结构20也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)或硅中介板(siliconin本文档来自技高网...

【技术保护点】
1.一种电子封装件，其特征在于，包括：/n一承载结构，其具有多个电性接点；以及/n一电子元件，其具有多个导电凸块，以令该电子元件借由该导电凸块结合至该承载结构的该电性接点，其中，该电性接点或该导电凸块的其中一者形成有多个尖部，以插入至该电性接点或该导电凸块的另一者中。/n

【技术特征摘要】
20180815 TW 1071284501.一种电子封装件，其特征在于，包括：
一承载结构，其具有多个电性接点；以及
一电子元件，其具有多个导电凸块，以令该电子元件借由该导电凸块结合至该承载结构的该电性接点，其中，该电性接点或该导电凸块的其中一者形成有多个尖部，以插入至该电性接点或该导电凸块的另一者中。


2.根据权利要求1所述的电子封装件，其特征在于，该导电凸块的最大平面宽度小于25微米。


3.根据权利要求1所述的电子封装件，其特征在于，该电性接点或该导电凸块的其中一者形成有粗糙面，其中，该粗糙面具有多个该尖部。


4.根据权利要求1所述的电子封装件，其特征在于，该多个尖部之间具有高度差。


5.根据权利要求4所述的电子封装件，其特征在于，该高度差小于1.5微米。


6.根据权利要求1所述的电子封装件，其特征在于，该尖部上形成有表面处理层。

...

【专利技术属性】
技术研发人员：李泳达，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71