数据整并方法、存储器存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术提供一种数据整并方法，其用于存储器存储装置。所述方法包括：执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点。所述数据整并操作包括：经由第一读取操作从第一实体单元读取第一数据；根据第一数据对第二实体单元执行第一阶段程序化操作；经由第二读取操作再次从第一实体单元读取第一数据；以及根据经由第二读取操作读取的第一数据对第二实体单元执行第二阶段程序化操作。此外，本发明专利技术也提出一种存储器存储装置与存储器控制电路单元。

Data integration method, memory storage device and memory control circuit unit

【技术实现步骤摘要】
数据整并方法、存储器存储装置及存储器控制电路单元
本专利技术涉及一种存储器管理技术，尤其涉及一种数据整并方法、存储器存储装置及存储器控制电路单元。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。可复写式非易失性存储器模块可以是三阶存储单元(TripleLevelCell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个位元的快闪存储器模块)或四阶存储单元(QuadLevelCell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个位元的快闪存储器模块)。在TLCNAND型快闪存储器模块或QLCNAND型快闪存储器模块中，一个实体单元可以基于相同的写入数据而被程序化多次，以完整存储此写入数据。此外，对于不同实体单元的多个程序化操作可交错执行。因此，存储器存储装置中往往需要配置具有足够存储空间的缓冲存储器，以同时存储用于不同实体单元的写入数据。
技术实现思路
本专利技术提供一种数据整并方法、存储器存储装置及存储器控制电路单元，可节省在数据整并操作中缓冲存储器的使用空间。本专利技术的范例实施例提供一种数据整并方法，其用于包括多个实体单元的存储器存储装置，且所述数据整并方法包括：执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点。所述来源节点包括所述实体单元中的至少一第一实体单元，所述回收节点包括所述实体单元中的一第二实体单元并且所述数据整并操作包括：经由第一读取操作从所述第一实体单元读取第一数据；根据所述第一数据对所述第二实体单元执行第一阶段程序化操作；在执行所述第一阶段程序化操作后，经由第二读取操作再次从所述第一实体单元读取所述第一数据；以及根据经由所述第二读取操作读取的所述第一数据对所述第二实体单元执行第二阶段程序化操作。在本专利技术的一范例实施例中，所述来源节点还包括所述实体单元中的至少一第三实体单元，所述回收节点还包括所述实体单元中的一第四实体单元，且所述数据整并操作还包括：从所述第三实体单元读取第二数据；以及在所述第一阶段程序化操作与所述第二阶段程序化操作之间，根据所述第二数据程序化所述第四实体单元。在本专利技术的一范例实施例中，所述数据整并操作还包括：将经由所述第一读取操作读取的所述第一数据暂存于缓冲存储器，以提供用于所述第一阶段程序化操作的所述第一数据；将第二数据暂存于所述缓冲存储器，且所述第二数据于所述缓冲存储器中覆盖经由所述第一读取操作读取的所述第一数据的至少一部分数据；以及将经由所述第二读取操作读取的所述第一数据暂存于所述缓冲存储器，以提供用于所述第二阶段程序化操作的所述第一数据。在本专利技术的一范例实施例中，所述的数据整并方法还包括：将读取信息纪录于管理表格，其中所述读取信息反映所述第一实体单元是否经过所述第一读取操作与所述第二读取操作的至少其中之一读取；以及根据所述读取信息抹除所述第一实体单元。在本专利技术的一范例实施例中，所述的数据整并方法还包括：将经由所述第一读取操作或所述第二读取操作读取的所述第一数据暂存于缓冲存储器。所述第二实体单元具有基本容量，且所述缓冲存储器的可用容量小于所述基本容量的两倍。本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点。所述来源节点包括所述实体单元中的至少一第一实体单元，所述回收节点包括所述实体单元中的第二实体单元，并且所述数据整并操作包括：发送第一读取指令序列以指示经由第一读取操作从所述第一实体单元读取第一数据；发送第一写入指令序列以指示根据所述第一数据对所述第二实体单元执行第一阶段程序化操作；在执行所述第一阶段程序化操作后，发送第二读取指令序列以指示经由第二读取操作再次从所述第一实体单元读取所述第一数据；以及发送第二写入指令序列以指示根据经由所述第二读取操作读取的所述第一数据对所述第二实体单元执行第二阶段程序化操作。在本专利技术的一范例实施例中，所述数据整并操作还包括：将经由所述第一读取操作读取的所述第一数据暂存于缓冲存储器，以提供用于所述第一阶段程序化操作的所述第一数据；将第二数据暂存于所述缓冲存储器，且所述第二数据于所述缓冲存储器中覆盖经由所述第一读取操作读取的所述第一数据；以及将经由所述第二读取操作读取的所述第一数据暂存于所述缓冲存储器，以提供用于所述第二阶段程序化操作的所述第一数据。在本专利技术的一范例实施例中，所述存储器控制电路单元还用以将读取信息纪录于管理表格并根据所述读取信息抹除所述第一实体单元。所述读取信息反映所述第一实体单元是否经过所述第一读取操作与所述第二读取操作的至少其中之一读取。在本专利技术的一范例实施例中，所述存储器控制电路单元还用以将经由所述第一读取操作或所述第二读取操作读取的所述第一数据暂存于缓冲存储器。所述第二实体单元具有基本容量，且所述缓冲存储器的可用容量小于所述基本容量的两倍。本专利技术的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点。所述来源节点包括所述实体单元中的至少一第一实体单元，所述回收节点包括所述实体单元中的第二实体单元，并且所述数据整并操作包括：发送第一读取指令序列以指示经由第一读取操作从所述第一实体单元读取第一数据；发送第一写入指令序列以指示根据所述第一数据对所述第二实体单元执行第一阶段程序化操作；在执行所述第一阶段程序化操作后，发送第二读取指令序列以指示经由第二读取操作再次从所述第一实体单元读取所述第一数据；以及发送第二写入指令序列以指示根据经由所述第二读取操作读取的所述第一数据对所述第二实体单元执行第二阶段程序化操作。在本专利技术的一范例实施例中，所述来源节点还包括所述实体单元中的至少一第三实体单元，所述回收节点还包括所述实体单元中的一第四实体单元，且所述数据整并操作还包括：发送第三读取指令序列以指示从所述第三实体单元读取第二数据；以及在所述第一阶段程序化操作与所述第二阶段程序化操作之间，发送第三写入指令序列以指示根据所述第二数据程序化所述第四实体单元。在本专利技术的一范例实施例中，本文档来自技高网...

【技术保护点】
1.一种数据整并方法，用于包括多个实体单元的存储器存储装置，且所述数据整并方法包括：/n执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点，/n其中所述来源节点包括所述多个实体单元中的至少一第一实体单元，所述回收节点包括所述多个实体单元中的第二实体单元，并且/n所述数据整并操作包括：/n经由第一读取操作从所述至少一第一实体单元读取第一数据；/n根据所述第一数据对所述第二实体单元执行第一阶段程序化操作；/n在执行所述第一阶段程序化操作后，经由第二读取操作再次从所述至少一第一实体单元读取所述第一数据；以及/n根据经由所述第二读取操作读取的所述第一数据对所述第二实体单元执行第二阶段程序化操作。/n

【技术特征摘要】
1.一种数据整并方法，用于包括多个实体单元的存储器存储装置，且所述数据整并方法包括：
执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点，
其中所述来源节点包括所述多个实体单元中的至少一第一实体单元，所述回收节点包括所述多个实体单元中的第二实体单元，并且
所述数据整并操作包括：
经由第一读取操作从所述至少一第一实体单元读取第一数据；
根据所述第一数据对所述第二实体单元执行第一阶段程序化操作；
在执行所述第一阶段程序化操作后，经由第二读取操作再次从所述至少一第一实体单元读取所述第一数据；以及
根据经由所述第二读取操作读取的所述第一数据对所述第二实体单元执行第二阶段程序化操作。


2.根据权利要求1所述的数据整并方法，其中所述来源节点还包括所述多个实体单元中的至少一第三实体单元，所述回收节点还包括所述多个实体单元中的第四实体单元，且所述数据整并操作还包括：
从所述至少一第三实体单元读取第二数据；以及
在所述第一阶段程序化操作与所述第二阶段程序化操作之间，根据所述第二数据程序化所述第四实体单元。


3.根据权利要求1所述的数据整并方法，其中所述数据整并操作还包括：
将经由所述第一读取操作读取的所述第一数据暂存于缓冲存储器，以提供用于所述第一阶段程序化操作的所述第一数据；
将第二数据暂存于所述缓冲存储器，且所述第二数据于所述缓冲存储器中覆盖经由所述第一读取操作读取的所述第一数据的至少一部分数据；以及
将经由所述第二读取操作读取的所述第一数据暂存于所述缓冲存储器，以提供用于所述第二阶段程序化操作的所述第一数据。


4.根据权利要求1所述的数据整并方法，还包括：
将读取信息纪录于管理表格，其中所述读取信息反映所述至少一第一实体单元是否经过所述第一读取操作与所述第二读取操作的至少其中之一读取；以及
根据所述读取信息抹除所述至少一第一实体单元。


5.根据权利要求1所述的数据整并方法，其中所述第二实体单元依序经由所述第一阶段程序化操作与所述第二阶段程序化操作的程序化以存储所述第一数据。


6.根据权利要求1所述的数据整并方法，其中所述第一阶段程序化操作与所述第二阶段程序化操作属于多阶段程序化操作，且所述第二实体单元中经所述多阶段程序化操作程序化的一个存储单元存储不少于3个位元。


7.根据权利要求1所述的数据整并方法，还包括：
将经由所述第一读取操作或所述第二读取操作读取的所述第一数据暂存于缓冲存储器，
其中所述第二实体单元具有基本容量，且所述缓冲存储器的可用容量小于所述基本容量的两倍。


8.一种存储器存储装置，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块，其包括多个实体单元；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以执行数据整并操作，以将从来源节点收集的有效数据存储至回收节点，
所述来源节点包括所述多个实体单元中的至少一第一实体单元，所述回收节点包括所述多个实体单元中的第二实体单元，并且
所述数据整并操作包括：
发送第一读取指令序列以指示经由第一读取操作从所述至少一第一实体单元读取第一数据；
发送第一写入指令序列以指示根据所述第一数据对所述第二实体单元执行第一阶段程序化操作；
在执行所述第一阶段程序化操作后，发送第二读取指令序列以指示经由第二读取操作再次从所述至少一第一实体单元读取所述第一数据；以及
发送第二写入指令序列以指示根据经由所述第二读取操作读取的所述第一数据对所述第二实体单元执行第二阶段程序化操作。


9.根据权利要求8所述的存储器存储装置，其中所述来源节点还包括所述多个实体单元中的至少一第三实体单元，所述回收节点还包括所述多个实体单元中的一第四实体单元，且所述数据整并操作还包括：
发送第三读取指令序列以指示从所述至少一第三实体单元读取第二数据；以及
在所述第一阶段程序化操作与所述第二阶段程序化操作之间，发送第三写入指令序列以指示根据所述第二数据程序化所述第四实体单元。


10.根据权利要求8所述的存储器存储装置，其中所述数据整并操作还包括：
将经由所述第一读取操作读取的所述第一数据暂存于缓冲存储器，以提供用于所述第一阶段程序化操作的所述第一数据；
将第二数据暂存于所述缓冲存储器，且所述第二数据于所述缓冲存储器中覆盖经由所述第一读取操作读取的所述第一数据的至少一部分数据；以及<...

【专利技术属性】
技术研发人员：叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71