集成电路制造方法技术

一种集成电路制造方法，包括在基板上形成含金属材料层、图案化含金属材料层，其中图案化的含金属材料层具有平均粗糙度、以及电化学处理图案化的含金属材料层以降低平均粗糙度。可以通过将图案化的含金属材料层暴露于导电溶液，并且在图案化的含金属材料层与暴露于溶液的相对电极之间施加电位来实施处理，使得处理降低了图案化的含金属材料层的平均粗糙度。导电溶液可包括溶解在水、醇及/或表面活性剂中的离子化合物。

Integrated circuit manufacturing method

【技术实现步骤摘要】
集成电路制造方法
本公开涉及一种集成电路制造方法，特别是可以最小化线边缘粗糙度(LER)及/或线宽粗糙度(LWR)的集成电路制造方法。
技术介绍
半导体集成电路(IC)工业快速成长。在集成电路发展过程中，当几何尺寸(例如：用工艺可作出的最小部件)下降时，功能密度(例如：每一晶片区域的相连元件数量)通常都会增加。此微缩通过增加生产效率及降低相关成本提供了优势。然而，这种微缩伴亦随着增加包括这些集成电路的装置的设计和制造的复杂性，并且为了实现这些进步，需要在装置的制造中有相似的发展。在集成电路制造期间，当图案化线条(或沟槽、接触孔(contacthole)等)特征，通常形成线边缘粗糙度(LER)及/或线宽粗糙度(LWR)。当集成电路装置的关键尺寸(CD)继续减小时，它们更加有挑战性。线边缘粗糙度及/或线宽粗糙度)可能在光阻材料(或光罩元件)的曝光和显影期间出现，并且可能在图案化工艺期间通过多个材料层转移，从而不利地影响最终图案化结果。在这种图案化工艺中加入含金属层已改善了蚀刻选择性；然而，在仍然期望这些层中最小化线边缘粗糙度及/或线宽粗糙度本文档来自技高网...

【技术保护点】
1.一种集成电路制造方法，包括：/n在一基板上形成一材料层，其中上述材料层包括一金属化合物；/n图案化上述材料层，以得到一图案化材料层，其中上述图案化材料层包括一第一图案，上述第一图案包括一线条特征和设置在上述线条特征的一边缘上的一第一粗糙特征；以及/n处理上述图案化材料层，以减少上述第一粗糙特征的粗糙度，从而形成包括上述线条特征和上述第二粗糙特征的一第二图案，其中上述处理步骤包括对暴露在一导电溶液中的上述图案化材料层施加电位。/n

【技术特征摘要】
20180813 US 16/102,3471.一种集成电路制造方法，包括：
在一基板上形成一材料层，其中上述材料层包括一金属化合物；
图案化上述材料层，以得到一图案化材料层，其中上述图案化材料层包括一第一图案...

【专利技术属性】
技术研发人员：王建惟，郑雅如，张庆裕，林进祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71