版图结构以及半导体集成电路器件的形成方法技术

本发明专利技术提供了一种版图结构以及半导体集成电路器件的形成方法。由于掩膜图案具有多个截断图形区，多个截断图形区靠近设置在遮盖图形区的边界上，从而在利用掩膜图案将第一特征图案界定为第二特征图案时，即可使所界定出的第二特征图案具有邻近截断图形区的边缘部分，并且该边缘部分在面对截断图形区的一侧与邻近的第二特征图案中的其他部分之间存在较大的空白区域。如此一来，在第二特征图案的边缘部分上定义出节点区时，即相应地为节点区预留出更大的空间区域，有效降低了后续在该节点区上所执行的相应工艺的制备难度并可增加相关工艺的制程窗口。

Layout structure and forming method of semiconductor integrated circuit devices

【技术实现步骤摘要】
版图结构以及半导体集成电路器件的形成方法
本专利技术涉及半导体集成电路
，特别涉及一种版图结构以及半导体集成电路器件的形成方法。
技术介绍
随着半导体集成电路的不断发展，通常期望可以通过减小集成电路内各个特征膜层的尺寸以及减小相邻特征膜层之间的间距，由此来增加特征膜层的集成密度。然而，随着特征膜层的排布密集程度的不断增加，在对所形成的具备较小尺寸的特征膜层执行进一步的加工时，其工艺难度也更大，从而更容易产生缺陷。图1a和图1b为现有的一种半导体集成电路器件的形成方法在其制备过程中的结构示意图。所述形成方法包括：首先，参考图1a所示，形成第一特征膜层1，所述第一特征膜层具有第一特征图案。具体的，所述第一特征膜层1例如包括多个环状子膜层1a，多个环状子膜层1a沿着第一方向(X方向)依次平行排布，以及所述环状子膜层1a沿着第二方向(Y方向)延伸；接着，结合参考图1a和图1b所示，形成一遮盖掩膜层2在所述第一特征膜层1上，所述遮盖掩膜层2遮盖所述第一特征膜层1其环状子膜层1a的中间区域，并暴露出所述环状子膜层1a的端部区域本文档来自技高网...

【技术保护点】
1.一种版图结构，其特征在于，包括：/n第一特征图案，所述第一特征图案包括至少一个第一子图案；以及，/n掩膜图案，设置在所述第一特征图案的上方，所述掩膜图案具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向延伸；以及，多个所述截断图形区分别设置在靠近所述第一边界和所述第二边界的区域中；/n其中，所述掩膜图案的所述遮盖图形区遮盖所述第一特征图案的所述第一子图案，并使每一所述第一子图案部分暴露于所述截断图形区，所述第一子图案中暴露于所述截断图形区的部位相对于所述第一子图案的中心线呈偏移配置，并将所述第一子图案中被遮盖...

【技术特征摘要】
1.一种版图结构，其特征在于，包括：
第一特征图案，所述第一特征图案包括至少一个第一子图案；以及，
掩膜图案，设置在所述第一特征图案的上方，所述掩膜图案具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向延伸；以及，多个所述截断图形区分别设置在靠近所述第一边界和所述第二边界的区域中；
其中，所述掩膜图案的所述遮盖图形区遮盖所述第一特征图案的所述第一子图案，并使每一所述第一子图案部分暴露于所述截断图形区，所述第一子图案中暴露于所述截断图形区的部位相对于所述第一子图案的中心线呈偏移配置，并将所述第一子图案中被遮盖的部分界定为多个分断的第二子图案，多个所述第二子图案构成一第二特征图案，并且在所述第二特征图案的多个第二子图案相对于邻近第二子图案的多个突出段中定义有多个第一节点区和第二节点区，所述第一节点区和所述第二节点区分别靠近所述遮盖图形区的所述第一边界和所述第二边界，以使所述第一节点区和所述第二节点区邻近所述截断图形区。


2.如权利要求1所述的版图结构，其特征在于，所述第一特征图案包括多个所述第一子图案，所述第一子图案为环状子图案，多个所述环状子图案沿着所述第一方向依次平行排布；以及，所述环状子图案具有两条相互平行的线条，所述线条沿着所述第二方向延伸，并在其延伸方向上具有两个相对的第一线条端部和第二线条端部，所述环状子图案的两条所述线条的端部相互连接而具有连接部。


3.如权利要求2所述的版图结构，其特征在于，所述掩膜图案的所述遮盖图形区从所述环状子图案的中间区域至端部方向延伸遮盖所述环状子图案，以及对应所述第一边界的截断图形区暴露出所述环状子图案的其中一线条的第一线条端部，对应所述第二边界的截断图形区暴露出所述环状子图案中另一线条的第二线条端部，以将所述第一特征图案中的一个所述环状子图案界定为两个相互分隔的条状子图案，并由多个所述条状子图案构成所述第二特征图案。


4.如权利要求3所述的版图结构，其特征在于，所述截断图形区位于所述遮盖图形区的所述第一边界和所述第二边界之间的区域中，以由所述遮盖图形区围绕出所述截断图形区。


5.如权利要求4所述的版图结构，其特征在于，所述掩膜图案的所述遮盖图形区遮盖所述环状子图案的所述连接部，以从所述环状子图案的线条端部将所述环状子图案界定为两个所述条状子图案，并由所述线条和所述连接部构成所述条状子图案，并且在所述条状子图案的所述连接部上定义出所述第一节点区和所述第二节点区。


6.如权利要求4所述的版图结构，其特征在于，所述截断图形区的形状包括矩形、圆形或椭圆形。


7.如权利要求3所述的版图结构，其特征在于，所述截断图形区位于所述遮盖图形区的所述第一边界或所述第二边界上，并且从所述第一边界或所述第二边界往所述遮盖图形区的中心方向延伸，以使所述截断图形区从所述第一边界或所述第二边界嵌入到所述遮盖图形区中，对应同一边界上的多个所述截断图形区在所述遮盖图形区的边界之外相互连通。


8.如权利要求7所述的版图结构，其特征在于，所述掩膜图案的每一所述截断图形区暴露出所述环状子图案中的其中一线条的端部，并往远离遮盖图形区中心的方向延伸暴露出至少部分所述连接部。


9.如权利要求8所述的版图结构，其特征在于，所述环状子图案中的线条和部分连接部构成所述第二特征图案中的条状子图案，并且在所述条状子图案中所述线条和所述连接部的拐角连接处定义出所述第一节点区和所述第二节点区。


10.如权利要求8所述的版图结构，其特征在于，所述掩膜图案的所述截断图形区还暴露出所述环状子图案的全部所述连接部，并由所述环状子图案中的线条构成所述第二特征图案中的条状子图案，在所述条状子图案的端部上定义出所述第一节点区和所述第二节点区。


11.如权利要求7所述的版图结构，其特征在于，所述掩膜图案中，所述遮盖图形区的所述第一边界和所述第二边界均为波形边界，并且所述第一边界的波峰和波谷与所述第二边界的波峰和波谷相互对应，以使对应所述第一边界的所述截断图形区和对应所述第二边界的所述截断图形区分别暴露出每一环状子图案中的两条不同的线条。


12.如权利要求11所述的版图结构，其特征在于，所述第一边界和所述第二边界均为矩形波边界或弧形波边界。


13.如权利要求3～12任一项所述的版图结构，其特征在于，相邻的所述条状子图案之间的平行向间隔尺寸小于光刻工艺的最小间距特征尺寸。


14.一种版图结构，其特征在于，包括：
第一特征图案，所述第一特征图案包括多个岛状子图案，并且在第一方向上的多个岛状子图案相互错开以呈现波形排布；
掩膜图案，设置在所述第一特征图案的上方，所述掩膜图案具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向波形延伸，以对应所述岛状子图案在第一方向上的波形排布；以及，多个所述截断图形区分别设置在靠近所述第一边界和所述第二边界的区域中；
其中，所述掩膜图案的所述遮盖图形区遮盖部分所述第一特征图案，以将所述第一特征图案中被遮盖的部分界定为第二特征图案；并且，在所述第二特征图案中定义有多个节点区，多个所述节点区分别靠近所述遮盖图形区的所述第一边界和所述第二边界，以使所述节点区邻近所述截断图形区。


15.如权利要求14所述的版图结构，其特征在于，所述掩膜图案中，所述第一边界和所述第二边界中凹入至所述遮盖图形区的边界界定出多个所述截断图形区，并且对应同一边界上的多个所述截断图形区在所述遮盖图形区之外相互连通。


16.如权利要求14所述的版图结构，其特征在于，所述遮盖图形区遮盖所述第一特征图案中的部分岛状子图案，以将所述第一特征图案中被遮盖的多个岛状子图案界定为第二特征图案，所述第二特征图案中的所述岛状子图案至少靠近所述第一边界和所述第二边界的部分定义为所述节点区。


17.如权利要求14～16任一项所述的版图结构，其特征在于，相邻的所述岛状子图案之间的间隔尺寸小于光刻工艺的最小间距特征尺寸。


18.一种半导体集成电路器...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34