一种集成高压电阻的VDMOS器件结构制造技术

本实用新型专利技术公开了一种集成高压电阻的VDMOS器件结构，第二漏极和栅极之间、或第二漏极与源极之间通过多晶电阻连接，多晶电阻设置在绝缘层内，多晶电阻两端包覆有铝，本实用新型专利技术的优点在于：本实用新型专利技术在VDMOS芯片终端的高压区，通过螺旋形的多晶电阻把VDMOS的栅极和漏极连接起来，或将漏极和源极连接起来。多晶电阻通过掺硼或磷的浓度来控制电阻值。多晶电阻和VDMOS的栅区同时生长，多晶电阻采用螺旋形绕着VDMOS器件的表面排布，铝把多晶电阻的两端连接起来形成电极，本实用新型专利技术充分利用了芯片终端结构的表面区域，通过氧化层或其它绝缘介质进行隔离，采用螺旋型的多晶电阻来实现外接电阻功能，节省芯片面积，该电阻可以用来实现IC供电、能量泄放等功能。

A VDMOS device structure with integrated high voltage resistor

【技术实现步骤摘要】
一种集成高压电阻的VDMOS器件结构
本技术涉及半导体材料领域，具体涉及一种集成高压电阻的VDMOS器件结构。
技术介绍
VDMOS是垂直双扩散金属-氧化物半导体场效应晶体管。VDMOS兼有双极晶体管和普通MOS器件的优点，无论是开关应用还是线形应用，VDMOS都是理想的功率器件，VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。高压电阻一般是一个单独封装的分立器件放置在PCB板上。在线路上实现IC供电、能量泄放等功能。现有的半导体芯片制造工艺平台中，通常用掺杂多晶硅来制作集成的半导体电阻，但这类电阻一般是常规电阻，无法耐受500V以上的电压，不能直接用来替代分立的高压电阻。同时多晶电阻受工艺限制，多晶厚度一般不超过2um。为了提高多晶电阻的通流能力，一般是通过加宽，加长多晶条宽来提升多晶电阻的通流能力。而在集成电路制造中，芯片面积和成本强相关。高压大阻值(>1MΩ)一般都外置而不集成在IC中。因此，获得一种在现有高压VDMOS器件结构的基础上，不增加芯片面积和芯片制造成本的情况下，在栅极漏极之间或漏极源极之间集成耐压大于600V，电阻值大于1MΩ的集成化的VDMOS器件结构非常有价值。
技术实现思路
本技术的目的是针对上述问题，提供一种在现有高压VDMOS器件结构的基础上，不增加芯片面积和芯片制造成本的情况下，在栅极漏极之间或漏极源极之间集成耐压大于600V，电阻值大于1MΩ的VDMOS器件结构。一种集成高压电阻的VDMOS器件结构，包括N+衬底、位于N+衬底上的N-漂移层、位于N-漂移层上的N+层、位于N-漂移层上的P+层以及与P+层相邻的P-层，N+衬底底部通过铝电极引出第一漏极，N+层上通过铝电极引出第二漏极，P+层上通过铝电极引出源极，第二漏极和源极之间设有绝缘层，第二漏极和源极之间的绝缘层上通过铝电极引出栅极，还包括多晶电阻，多晶电阻设置在绝缘层内，多晶电阻两端包覆有铝。第二漏极和栅极之间通过多晶电阻连接，多晶电阻绕着绝缘层呈螺旋形排布，螺旋形的多晶电阻一端连接第二漏极，栅极的铝电极伸入绝缘层与多晶电阻的另一端连接，作为上述一种优选方式，源极的铝电极通过光刻与多晶电阻分隔。第二漏极和源极之间通过多晶电阻连接，多晶电阻绕着绝缘层呈螺旋形排布，螺旋形的多晶电阻一端连接第二漏极，源极的铝电极伸入绝缘层与多晶电阻的另一端连接，作为上述一种优选方式，栅极的铝电极通过光刻与多晶电阻分隔。多晶电阻的宽度为0.5-10μm，螺旋形多晶电阻的螺旋线之间的间距为0.5-10μm，绝缘层为二氧化硅。与现有技术相比，本技术的优点在于：本技术在VDMOS芯片终端的高压区，通过螺旋形的多晶电阻把VDMOS的栅极和漏极连接起来，或将漏极和源极连接起来。多晶电阻通过掺硼或磷的浓度来控制电阻值。多晶电阻和VDMOS的栅区同时生长，多晶电阻采用螺旋形绕着VDMOS器件的表面排布，铝把多晶电阻的两端连接起来形成电极，本技术充分利用了芯片终端结构的表面区域，通过氧化层或其它绝缘介质进行隔离，采用螺旋型的多晶电阻来实现外接电阻功能，节省芯片面积，该电阻可以用来实现IC供电、能量泄放等功能。附图说明图1为本技术第二漏极和源极通过多晶电阻连接结构示意图；图2为本技术第二漏极和栅极通过多晶电阻链接结构示意图；图3为图1A处放大图；图4为图2B处放大图。附图标记：G-栅极；S-源极；D1-第一漏极；D2-第二漏极；1-多晶电阻；2-铝电极；3-绝缘层。具体实施方式参阅附图所示，本技术采用以下技术方案，一种集成高压电阻的VDMOS器件结构，一种集成高压电阻的VDMOS器件结构，包括N+衬底、位于N+衬底上的N-漂移层、位于N-漂移层上的N+层、位于N-漂移层上的P+层以及与P+层相邻的P-层，N+衬底底部通过铝电极W引出第一漏极D1，N+层上通过铝电极2引出第二漏极D2，P+层上通过铝电极2引出源极S，第二漏极D2和源极S之间设有绝缘层3，第二漏极D2和源极S之间的绝缘层3上通过铝电极2引出栅极，还包括多晶电阻1，多晶电阻1设置在绝缘层3内，多晶电阻1两端包覆有铝。第二漏极D2和栅极S之间通过多晶电阻1连接，多晶电阻1绕着绝缘层呈螺旋形排布，螺旋形的多晶电阻1一端连接第二漏极D2，栅极S的铝电极2伸入绝缘层3与多晶电阻1的另一端连接，源极S的铝电极2通过光刻与多晶电阻1分隔。第二漏极D2和源极S之间通过多晶电阻1连接，多晶电阻1绕着绝缘层3呈螺旋形排布，螺旋形的多晶电阻3一端连接第二漏极D2，源极S的铝电极2伸入绝缘层3与多晶电阻1的另一端连接，栅极G的铝电极2通过光刻与多晶电阻1分隔。在此种状况下，栅极G的电极结构与传统的电极结构一致。多晶电阻1的宽度为0.5-10μm，螺旋形多晶电阻1的螺旋线之间的间距为0.5-10μm，绝缘层为二氧化硅。本技术在VDMOS芯片终端的高压区，通过螺旋形的多晶电阻1把VDMOS的栅极S和第二漏极D2连接起来，或将第二漏极D2和源极S连接起来。多晶电阻1通过掺硼或磷的浓度来控制电阻值。多晶电阻1和VDMOS的栅区同时生长，多晶电阻1采用螺旋形绕着VDMOS器件的表面排布，铝把多晶电阻1的两端连接起来形成电极，本技术充分利用了芯片终端结构的表面区域，通过氧化层或其它绝缘介质进行隔离，采用螺旋型的多晶电阻1来实现外接电阻功能，节省芯片面积，该电阻可以用来实现IC供电、能量泄放等功能。为了使本领域技术人员更好地理解本技术，从而对本技术要求保护的范围作出更清楚地限定，下面就本技术的某些具体实施例对本技术进行详细描述。需要说明的是，以下仅是本技术构思的某些具体实施方式仅是本技术的一部分实施例，其中对于相关结构的具体的直接的描述仅是为方便理解本技术，各具体特征并不当然、直接地限定本技术的实施范围。本领域技术人员在本技术构思的指导下所作的常规选择和替换，均应视为在本技术要求保护的范围内。本文档来自技高网...

【技术保护点】
1.一种集成高压电阻的VDMOS器件结构，包括N+衬底、位于N+衬底上的N-漂移层、位于N-漂移层上的N+层、位于N-漂移层上的P+层以及与P+层相邻的P-层，N+衬底底部通过铝电极(2)引出第一漏极(D1)，N+层上通过铝电极(2)引出第二漏极(D2)，P+层上通过铝电极(2)引出源极(S)，第二漏极(D2)和源极(S)之间设有绝缘层(3)，第二漏极(D2)和源极(S)之间的绝缘层(3)上通过铝电极(2)引出栅极(G)，其特征在于：所述第二漏极(D2)和栅极(G)之间、或第二漏极(D2)与源极(S)之间通过多晶电阻(1)连接，多晶电阻(1)设置在绝缘层(3)内，多晶电阻(1)两端包覆有铝。/n

【技术特征摘要】
1.一种集成高压电阻的VDMOS器件结构，包括N+衬底、位于N+衬底上的N-漂移层、位于N-漂移层上的N+层、位于N-漂移层上的P+层以及与P+层相邻的P-层，N+衬底底部通过铝电极(2)引出第一漏极(D1)，N+层上通过铝电极(2)引出第二漏极(D2)，P+层上通过铝电极(2)引出源极(S)，第二漏极(D2)和源极(S)之间设有绝缘层(3)，第二漏极(D2)和源极(S)之间的绝缘层(3)上通过铝电极(2)引出栅极(G)，其特征在于：所述第二漏极(D2)和栅极(G)之间、或第二漏极(D2)与源极(S)之间通过多晶电阻(1)连接，多晶电阻(1)设置在绝缘层(3)内，多晶电阻(1)两端包覆有铝。


2.根据权利要求1所述的一种集成高压电阻的VDMOS器件结构，其特征在于：所述第二漏极(D2)和栅极(G)之间通过多晶电阻(1)连接，多晶电阻(1)绕着绝缘层(3)呈螺旋形排布，螺旋形的多晶电阻(1)一端连接第二漏极(D2)，栅极(G)的铝电极(2)伸入绝缘层(3)与多晶电阻(1)的另一端连接。

【专利技术属性】
技术研发人员：何飞，
申请(专利权)人：无锡光磊电子科技有限公司，
类型：新型
国别省市：江苏;32