【技术实现步骤摘要】
【国外来华专利技术】非易失性存储器系统或子系统相关申请案的交叉参考本专利申请案主张哈斯本(Hasbun)在2017年6月22日申请的标题为“非易失性存储器系统或子系统(Non-VolatileMemorySystemorSub-System)”的第15/630,330号美国专利申请案的优先权，所述申请案转让给本专利技术的受让人且其全文以引用的方式明确并入本文中。
技术介绍
本专利技术大体上涉及存储器系统，且更明确来说，本专利技术涉及非易失性存储器系统或子系统。存储器系统可包含各种存储器装置及控制器，其经由一或多个总线耦合以管理例如计算机、无线通信装置、物联网、摄像机、数字显示器等等的许多电子装置中的信息。存储器装置广泛用于存储此类电子装置中的信息。通过编程存储器单元的不同状态来存储信息。例如，二进制存储器单元具有通常由逻辑“1”或逻辑”0”表示的两种状态。两种以上状态可存储在存储器单元中。存在各种类型的存储器装置，其包含硬盘驱动器、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪驱动器、相变存储器(PCM)、三维交叉点存储器(3DXPointTM存储器)及其它。存储器装置可为易失性或非易失性的。即使没有外部电源，非易失性存储器单元(例如FeRAM单元)也可长时间维持其所存储的逻辑状态。易失性存储器单元(例如DRAM单元)会随时间损失其存储数据，除非其由外部电源周期性地刷新。FeRAM可使用类似于易失性存...
【技术保护点】
1.一种设备，其包括：/n第一存储器阵列，其包括具有第一页面大小的非易失性存储器单元；/n第一控制器，其与所述第一存储器阵列耦合，且经配置以与芯片上系统SoC或处理器介接；及/n第二存储器阵列，其经由所述第一控制器与所述第一存储器阵列耦合，且经配置以至少部分基于与所述SoC或处理器相关联的第二页面大小来存储数据，其中所述第二页面大小是所述第一页面大小的超集。/n
【技术特征摘要】
【国外来华专利技术】20170622 US 15/630,3301.一种设备，其包括：
第一存储器阵列，其包括具有第一页面大小的非易失性存储器单元；
第一控制器，其与所述第一存储器阵列耦合，且经配置以与芯片上系统SoC或处理器介接；及
第二存储器阵列，其经由所述第一控制器与所述第一存储器阵列耦合，且经配置以至少部分基于与所述SoC或处理器相关联的第二页面大小来存储数据，其中所述第二页面大小是所述第一页面大小的超集。
2.根据权利要求1所述的设备，其中所述第一页面大小是可配置的。
3.根据权利要求1所述的设备，进一步包括：
第三存储器阵列，其与所述第一控制器耦合，其中所述第三存储器阵列至少部分由所述第二页面大小配置。
4.根据权利要求3所述的设备，其中所述第二存储器阵列、所述第三存储器阵列及所述第一控制器安置在相同芯片上。
5.根据权利要求3所述的设备，其中所述第三存储器阵列经耦合到所述SoC或处理器。
6.根据权利要求5所述的设备，其中所述第三存储器阵列覆盖所述SoC或处理器。
7.根据权利要求3所述的设备，其中所述第三存储器阵列包括易失性存储器单元。
8.根据权利要求3所述的设备，其中所述第一存储器阵列及所述第三存储器阵列安置在第一芯片上。
9.根据权利要求3所述的设备，其中所述第一存储器阵列包括所述第三存储器阵列。
10.根据权利要求1所述的设备，其中所述第一存储器阵列、所述第一控制器及所述第二存储器阵列安置在第一芯片上。
11.根据权利要求10所述的设备，进一步包括：
所述SoC或处理器，其中所述SoC或处理器经由所述第一控制器与所述第一存储器阵列耦合，且其中所述SoC或处理器安置在与所述第一芯片分离的第二芯片上。
12.根据权利要求1所述的设备，进一步包括：
额外存储器阵列，其包括与所述SoC或处理器耦合的非易失性存储器单元。
13.根据权利要求12所述的设备，其中所述额外存储器阵列包括与所述SoC或处理器耦合的第一群组的非易失性存储器单元，及经由所述第一群组的非易失性存储器单元与所述SoC或处理器耦合的第二群组的非易失性存储器单元。
14.根据权利要求1所述的设备，其中所述SoC或处理器包括经配置为所述SoC或处理器处的高速缓冲存储器的局部存储器阵列。
15.根据权利要求1所述的设备，进一步包括：
第二控制器，其与所述第一存储器阵列耦合，且安置在与所述第一存储器阵列相同的芯片上，其中所述第二控制器经配置以确定所述第一存储器阵列的所述第一页面大小。
16.根据权利要求15所述的设备，其中所述第二存储器阵列经配置以根据所述第一存储器阵列的所述第一页面大小来存储数据。
17.根据权利要求15所述的设备，其中所述第二存储器阵列经配置以存储指示所述第二存储器阵列的一或多个部分存储来自所述第一存储器阵列的有效数据的第一标记。
18.根据权利要求15所述的设备，其中所述第二存储器阵列经配置以存储指示所述第二存储器阵列的一或多个部分存储不同于所述第一存储器阵列的数据的第二标记。
19.根据权利要求1所述的设备，其中所述第一控制器包括所述第二存储器阵列，且其中所述第一控制器及所述第二存储器阵列安置在相同芯片上。
20.一种设备，其包括：
第一存储器阵列，其包括具有第一页面大小的非易失性存储器单元；
局部控制器，其与所述第一存储器阵列耦合，且经配置以与芯片上系统SoC或处理器介接；
第二存储器阵列，其与所述局部控制器耦合，且经配置以至少部分基于第二页面大小来存储数据，所述第二页面大小是所述第一页面大小的超集；及
第三存储器阵列，其与所述局部控制器耦合，且经配置以至少部分根据所述第二页面大小来存储数据。
21.根据权利要求20所述的设备，其中所述第二页面大小与所述SoC或处理器相关联。
22.根据权利要求20所述的设备，其中所述第三存储器阵列经耦合到所述SoC或处理器。
23.一种设备，其包括：
接口控制器，其与包括具有第一页面大小的非易失性存储器单元的第一存储器阵列相关联；
芯片上系统SoC或处理器，其与所述接口控制器耦合；
第二存储器阵列，其经由所述接口控制器与所述第一存储器阵列耦合，且经配置以至少部分基于与所述SoC或处理器相关联的第二页面大小来存储数据，其中所述第二页面大小是所述第一页面大小的超集；及
一或多个总线，其与所述接口控制器、所述SoC或处理器或所述第二存储器阵列或其任何组合中的至少一者耦合。
24.根据权利要求23所述的设备，进一步包括：
一或多个组件，其经耦合到所述一或多个总线，所述一或多个组件包括以下中的至少一者：
输入及输出I/O控制器；
外围组件；或
基本输入输出系统BIOS组件或板支持封装BSP；或
其任何组合。
25.根据权利要求24所述的设备，进一步包括：
直接存储器存取控制器DMAC，其经耦合到所述一或多个总线；及
第三存储器阵列，其经由所述一或多个总线耦合到所述接口控制器，其中所述第三存储器阵列包括易失性存储器单元。
26.根据权利要求25所述的设备，进一步包括：
第四存储器阵列，其经由所述一或多个总线耦合到所述SoC或处理器，其中所述第四存储器阵列包括非易失性存储器单元。
27.一种方法，其包括：
在接口控制器处，从芯片上系统SoC或处理器接收用于存取包括非易失性存储器单元的第一存储器阵列的存储器操作命令，所述第一存储器阵列具有第一页面大小；
确定与所述存储器操作命令相关联的数据是否被存储于具有至少部分基于所述SoC或处理器的第二页面大小的第二存储器阵列处，其中所述确定是至少部分基于经存储于所述第二存储器阵列处的一或多个标记；及
在所述第一存储器阵列、所述第二存储器阵列或第三存储器阵列处执行所述存储器操作命令，所述第三存储器阵列与所述接口控制器耦合，且包括易失性存储器单元，其中至少部分基于与所述存储器操作命令相关联的所述数据是否被存储于所述第二存储器阵列处的所述确定来执行所述存储器操作命令。
28.根据权利要求27所述的方法，其中确定与所述存储器操作命令相关联的数据是否被存储于所述第二存储器阵列处包括：
检测各自指示所述第二存储器阵列的部分存储来自所述第一存储器阵列的有效数据的一或多个第一标记；或
检测各自指示所述第二存储器阵列的部分存储不同于所述第一存储器阵列的数据的一或多个第二标记；或
检测所述第一标记中的一或多者以及所述第二标记中的一或多者。
29.根据权利要求28所述的方法，其中所述存储器操作命令包括读取命令。
30.根据权利要求29所述的方法，其进一步包括：
确定与所述存储器操作命令相关联的数据被存储于所述第三存储器阵列处，其中所述第三存储器阵列至少部分以所述第二页面大小配置；
其中执行所述存储器操作命令包括：
至少部分基于确定与所述存储器操作命令相关联的数据被存储于所述第三存储器阵列处而从所述第三存储器阵列找取数据；及
至少部分基于找取所述数据来将数据发送到所述SoC或处理器。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。