一种上拉电路制造技术

本申请实施例公开了一种上拉电路，包括片内电源、输入输出端口、上拉开关、第一PMOS管、上拉电阻、控制电路，上拉开关的第一端连接片内电源，上拉开关的第二端连接第一PMOS管的源极，第一PMOS管的漏极通过上拉电阻连接输入输出端口，控制电路与第一PMOS管的栅极连接，第一PMOS管的衬底连接高选择电源，高选择电源的输出电压为输入输出端口被施加的电压和片内电源的电压的较大值，控制电路可以控制第一PMOS管在输入输出端口被施加的电压小于片内电源的电压时导通，在输入输出端口被施加的电压大于或等于片内电源的电压时断开。因此，第一PMOS管在断开时，连接第一PMOS管的衬底的高选择电源可以阻止电流从输入输出端口流向片内电源，提高了芯片的安全性。

A pull-up circuit

【技术实现步骤摘要】
一种上拉电路
本申请涉及电子电路
，尤其涉及一种上拉电路。
技术介绍
在芯片级应用中，输入输出端口(IOPAD)是芯片中的重要组成部分，它联系着芯片的内部电路和外部世界，是各种信号进出芯片内部的通道。IOPAD可以连接到总线上，在总线状态未知时，IOPAD状态也未知，此时需要上拉电路提供弱上拉功能，从而在PAD为高阻态时，弱上拉功能可以保证IOPAD的电压为高电平。然而，在PAD连接到总线上时，若总线电源提供的电压高于芯片内部的电压，此时IOPAD的电压高于芯片电源提供的电压，若采用传统的上拉电路，会有电流从具有高电压的IOPAD回流到芯片中，影响芯片的正常使用。
技术实现思路
有鉴于此，本申请实施例提供了一种上拉电路，能够解决传统上拉电路产生的电流从具有高电压的IOPAD回流到芯片中的问题，保证芯片的正常使用。本申请实施例提供了一种上拉电路，包括：片内电源、输入输出端口、上拉开关、第一PMOS管、上拉电阻、控制电路；所述上拉开关的第一端连接所述片内电源，所述上拉开关的第二端连接所述第一本文档来自技高网...

【技术保护点】
1.一种上拉电路，其特征在于，包括：片内电源、输入输出端口、上拉开关、第一PMOS管、上拉电阻、控制电路；/n所述上拉开关的第一端连接所述片内电源，所述上拉开关的第二端连接所述第一PMOS管的源极，所述第一PMOS管的漏极通过所述上拉电阻连接所述输入输出端口；所述控制电路与所述第一PMOS管的栅极连接；所述第一PMOS管的衬底连接高选择电源，所述高选择电源的输出电压为所述输入输出端口被施加的电压和所述片内电源的电压的较大值；/n所述控制电路，用于控制所述第一PMOS管在所述输入输出端口被施加的电压小于所述片内电源的电压时导通，在所述输入输出端口被施加的电压大于或等于所述片内电源的电压时断开。/...

【技术特征摘要】
1.一种上拉电路，其特征在于，包括：片内电源、输入输出端口、上拉开关、第一PMOS管、上拉电阻、控制电路；
所述上拉开关的第一端连接所述片内电源，所述上拉开关的第二端连接所述第一PMOS管的源极，所述第一PMOS管的漏极通过所述上拉电阻连接所述输入输出端口；所述控制电路与所述第一PMOS管的栅极连接；所述第一PMOS管的衬底连接高选择电源，所述高选择电源的输出电压为所述输入输出端口被施加的电压和所述片内电源的电压的较大值；
所述控制电路，用于控制所述第一PMOS管在所述输入输出端口被施加的电压小于所述片内电源的电压时导通，在所述输入输出端口被施加的电压大于或等于所述片内电源的电压时断开。


2.根据权利要求1所述的电路，其特征在于，所述控制电路用于：
在所述输入输出端口被施加的电压小于所述片内电源的电压时，输出低电平；在所述输入输出端口被施加的电压大于或等于所述片内电源的电压时，输出控制信号，使得所述输入输出端口被施加的电压与所述控制信号的电压的差值小于所述第一PMOS管的开启电压。


3.根据权利要求2所述的电路，其特征在于，所述控制电路包括第一开关和第二开关；在所述输入输出端口被施加的电压小于所述片内电源的电压时，所述第一开关导通，所述第二开关断开，所述第一PMOS管的栅极通过所述第一开关连接低电平信号；在所述输入输出端口被施加的电压大于或等于所述片内电源的电压时，所述第一开关断开，所述第二开关导通，所述第一PMOS管的栅极通过所述第二开关连接所述控制信号。


4.根据权利要求3所述的电路，其特征在于，所述第二开关为第二PMOS管，所述第二PMOS管的源极与所述输入输出端口连接，所述第二PMOS管的栅极和所述片内电源连接，所述第二PMOS管的漏极与所述第一PMOS管的栅极连接。


5.根据权利要求4所述的电路，其特征在于，所述第二PMOS管的衬底连接所述高选择电源。


6.根据权利要求3-...

【专利技术属性】
技术研发人员：朱恺，周耀，成玉，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42