一种高速耐压电平转换电路制造技术

技术编号:23348722 阅读:37 留言:0更新日期:2020-02-15 05:43
本发明专利技术请求保护一种高速耐压电平转换电路,包括电平转换核心电路及输出反相器等。本发明专利技术采用由NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M11、PMOS管M12等6个MOS管作为输入驱动管以及由交叉耦合对管PMOS管M7、PMOS管M8构成锁存器等技术实现高速转换性能,采用MOS管堆栈结构提高电路耐压性能,同时输出反相器中PMOS管M15的源极接外部高电源2VDD以及NMOS管M16的源极接外部低电源VDD,从而实现一种高速耐压的电平转换电路。

A high speed voltage withstand level conversion circuit

【技术实现步骤摘要】
一种高速耐压电平转换电路
本专利技术属于微电子
,具体涉及一种高速耐压电平转换电路。
技术介绍
随着微电子集成电路工艺的快速发展,片上系统(SystemonChip,SoC)功能越来越强大,模拟集成电路与数字集成电路集成在同一芯片上。SoC中不同功能模块工作在不工作电源电压,从而在不同电压域之间数据交换需要电平转换电路,且电平转换电路性能会影响SoC的性能特性。图1为一种传统电平转换电路,外部电源VDDH电压高于外部电源VDDL电压,当输入端Vin的输入电压为外部电源VDDL电压时,NMOS管MN1导通,NMOS管MN2截止,NMOS管MN1将节点A的电位拉低,使得PMOS管MP2导通并对节点B充电至外部电源VDDH电压使得PMOS管MP1截止,从而使得节点A保持低电位,同时节点A的低电位电压经过NMOS管MN4、PMOS管MP4组成反相器使得电路输出端Vout获得外部电源VDDH电压。同理,当输入端Vin的输入电压为低电平时,NMOS管MN1截止,NMOS管MN2导通,节点B点通过NMOS管MN2进行放电,使得PMOS管MP1导本文档来自技高网...

【技术保护点】
1.一种高速耐压电平转换电路,其特征在于,包括:电平转换核心电路(1)及输出反相器(2),其中所述电平转换核心电路(1)的信号输出端与所述输出反相器(2)的信号输入端相连;所述电平转换核心电路(1)采用4个NMOS管及2个PMOS管作为输入驱动管,采用交叉耦合的PMOS对管来构成锁存器,从而实现电平转换电路的高速转换性能,电平转换核心电路(1)还采用MOS管堆栈结构来提高电路的耐压性能;所述输出反相器(2)中,PMOS管M15的源极接外部高电源2VDD,NMOS管M16的源极接外部低电源VDD;/n所述电平转换核心电路(1),用于当外部输入端Vin为外部低电源VDD的电压V

【技术特征摘要】
1.一种高速耐压电平转换电路,其特征在于,包括:电平转换核心电路(1)及输出反相器(2),其中所述电平转换核心电路(1)的信号输出端与所述输出反相器(2)的信号输入端相连;所述电平转换核心电路(1)采用4个NMOS管及2个PMOS管作为输入驱动管,采用交叉耦合的PMOS对管来构成锁存器,从而实现电平转换电路的高速转换性能,电平转换核心电路(1)还采用MOS管堆栈结构来提高电路的耐压性能;所述输出反相器(2)中,PMOS管M15的源极接外部高电源2VDD,NMOS管M16的源极接外部低电源VDD;
所述电平转换核心电路(1),用于当外部输入端Vin为外部低电源VDD的电压Vdd时使得节点B的电压快速变为Vdd且使得节点B的电压保持为Vdd,当外部输入端Vin为低电平0时使得节点B的电压快速变为外部高电源2VDD的电压2Vdd且使得节点B的电压保持为2Vdd;所述输出反相器(2),用于当节点B的电压为Vdd时使得输出端Vout的电压为2Vdd,当节点B的电压为2Vdd时使得输出端Vout的电压为Vdd,从而实现输入端Vin电压为0时输出端Vout的电压为Vdd以及输入端Vin电压为Vdd时输出端Vout的电压为2Vdd等电平转换功能。


2.根据权利要求1所述的一种高速耐压电平转换电路,其特征在于,所述电平转换核心电路(1)包括:NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13以及NMOS管M14,其中PMOS管M7的源极分别与PMOS管M8的源极以及外部高电源2VDD相连,PMOS管M7的栅极分别与NMOS管M10的源极、PMOS管M6的源极、PMOS管M8的漏极、PMOS管M15的栅极以及PMOS管M16的栅极相连,PMOS管M7的漏极分别与NMOS管M9的源极、PMOS管M8的栅极以及PMOS管M5的源级相连,PMOS管M5的栅极分别与PMOS管M6的栅极、PMOS管M13的源极以及外部低电源VDD相连,PMOS管M5的漏极与NMOS管M3的漏极相连,NMOS管M3的栅极分别与PMOS管M11的栅极、PMOS管M13的栅极、NMOS管M14的栅极、NMOS管M2的栅极以及外部输入端Vin相连,NMOS管M3的源极与NMOS管M1的漏极相连,NMOS管M1的栅极分别与PMOS管M13的漏极、NMOS管M14的漏极、PMOS管M12的栅极以及NMOS管M4的栅极相连,NMOS管M1的源极分别与NMOS管M14的源极、NMOS管M2的源极以及外部地GND相连,PMOS管M11的源极分别与PMOS管M12的源极以及外部低电源VDD相连,PMOS管M11的漏极与NM...

【专利技术属性】
技术研发人员:周前能谢吉辉李红娟
申请(专利权)人:重庆邮电大学
类型:发明
国别省市:重庆;50

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1