组件制造技术

本发明专利技术提供了提高屏蔽性能的组件。组件(101)具备：具有主面的基板、安装于主面(1u)的第一部件(41)、以及跨第一部件(41)地接合到主面(1u)的两根以上的导线(5)。两根以上的上述导线(5)各自具有第一端(51)和第二端(52)。当关注两根以上的上述导线(5)中的相互相邻的两根导线(5)时，上述两根导线(5)的第一端(51)彼此之间的距离(A)短于上述两根导线(5)的第二端(52)彼此之间的距离(B)。

assembly

【技术实现步骤摘要】
组件
本专利技术涉及组件。
技术介绍
在日本专利第5276169号(专利文献1)中记载了在模塑化合物(密封树脂)封入裸片(电子部件)而成的电子组件中，使用引线接合弹簧作为遮挡电磁波的屏蔽的构造。专利文献1：日本专利第5276169号在专利文献1所记载的结构中，引线接合弹簧仅形成在被树脂密封的组件的外周部，存在屏蔽性能不充分这个问题。
技术实现思路
因此，本专利技术的目的在于提供提高屏蔽性能的组件。为了实现上述目的，基于本专利技术的组件具备：基板，具有主面；第一部件，被安装于所述主面；以及两根以上的导线，跨所述第一部件地接合到所述主面，两根以上的所述导线各自具有第一端和第二端，当关注两根以上的所述导线中的相互相邻的两根导线时，所述两根导线的所述第一端彼此之间的距离短于所述两根导线的所述第二端彼此之间的距离。专利技术效果根据本专利技术，由于两根以上的导线跨第一部件地接合到主面，所以能够屏蔽第一部件。尤其是，在第一端排列的位置上导线的排列变得密集，特别能够有重点地屏蔽。因此，能够成为提高屏蔽性能的组件。附图说明图1是基于本专利技术的实施方式1中的组件的第一立体图。图2是基于本专利技术的实施方式1中的组件的第二立体图。图3是基于本专利技术的实施方式1中的组件的透视俯视图。图4是沿着图3中的IV-IV线的箭头方向的剖视图。图5是基于本专利技术的实施方式1中的组件的明示出区域的透视俯视图。图6是基于本专利技术的实施方式2中的组件的透视俯视图。图7是基于本专利技术的实施方式2中的组件的第一变形例的透视俯视图。图8是基于本专利技术的实施方式2中的组件的第二变形例的透视俯视图。图9是基于本专利技术的实施方式3中的组件的透视俯视图。图10是基于本专利技术的实施方式3中的组件的明示出区域的透视俯视图。图11是基于本专利技术的实施方式3中的组件的变形例的透视俯视图。图12是基于本专利技术的实施方式4中的组件的透视俯视图。图13是基于本专利技术的实施方式4中的组件的明示出区域的透视俯视图。图14是基于本专利技术的实施方式5中的组件的透视俯视图。图15是基于本专利技术的实施方式5中的组件的明示出区域的透视俯视图。图16是基于本专利技术的实施方式5中的组件的变形例的透视俯视图。图17是基于本专利技术的实施方式6中的组件的透视俯视图。图18是基于本专利技术的实施方式6中的组件的明示出区域的透视俯视图。图19是基于本专利技术的实施方式6中的组件的变形例的透视俯视图。附图标记的说明1…基板、1u…主面、2…绝缘层、3…密封树脂、5…导线、6…屏蔽膜、7、7a、7b、7c、7d…焊盘电极、11…外部连接电极、12…导体导通孔、13…内部导体图案、41…第一部件、42…第二部件、43…第三部件、44…第四部件、48a、48b、48c、48d…部件、49…芯片部件、51…第一端、52…第二端、61…第一区域、62、62a、62b、62c、62d…第二区域、101、102、103、104、105、105a、106、107、108、109、110…组件。具体实施方式在附图中所示出的尺寸比并不一定忠实地表示现实的尺寸比，为了便于说明，有时夸张地示出尺寸比。在以下的说明中，在提及到上或者下的概念时，不一定意味绝对的上或者下，有时意味被图示出的姿势中的相对的上或者下。(实施方式1)(构成)参照图1至图4，对基于本专利技术的实施方式1中的组件进行说明。此处所说的组件可以是部件内置组件或者部件安装组件。图1表示本实施方式中的组件101的外观。组件101的上表面以及侧面被屏蔽膜6覆盖。图2示出从图1中的斜下方观察时的组件101。组件101的下表面未被屏蔽膜6覆盖，基板1露出。在基板1的下表面设置有一个以上的外部连接电极11。图2所示的外部连接电极11的数量、大小、排列只是一个例子。基板1可以在表面或者内部具备布线。基板1可以是树脂基板，也可以是陶瓷基板。基板1还可以是多层基板。图3示出组件101的透视俯视图。图3是相当于从上观察时的通过除去组件101的屏蔽膜6的上表面而除去密封树脂3的状态。第一部件41被安装在基板1的主面1u上。第一部件41例如可以是IC(IntegratedCircuit：集成电路)。更具体而言，第一部件41例如可以是LNA(LowNoiseAmplifier：低噪声放大器)。在主面1u配置有多个焊盘电极7。图4示出沿着图3中的IV—IV线的箭头方向的剖视图。本实施方式中的组件101具备：具有主面1u的基板1、安装于主面1u的第一部件41、以及跨第一部件41地接合到主面1u的两根以上的导线5。两根以上的上述导线5各自具有第一端51和第二端52。第一端51以及第二端52分别与任意一个焊盘电极7连接。此处，“第一端”是接合的起点，“第二端“是接合的终点。当关注两根以上的上述导线5中的相互相邻的两根导线时，上述两根导线的第一端51彼此之间的距离A短于上述两根导线的第二端52彼此之间的距离B。这如前述那样通过将起点侧设为第一端、将终点侧设为第二端能够实现。即，由于第一端是接合的起点，所以在使第一端连接到焊盘电极7时，能够将导线5相对于主面1u垂直地拉起。因此，在该时刻，几乎没有导线5和第一部件41的接触的担心。因而，关于第一端，能够使导线5和第一部件41靠近配置。另一方面，由于第二端是接合的终点，较难垂直地朝向主面1u形成导线5，所以与第一端侧相比，需要使导线5和第一部件41分离。由于这样的事情，在图4中，第一端51处于距第一部件41较近的位置，而第二端52远离第一部件41。在本实施方式中，将屏蔽的必要性更高的一方的位置设为接合的第一端。如图4所示，导体导通孔12与设置于基板1的下表面的外部连接电极11电连接。在基板1的内部配置有内部导体图案13。导体导通孔12贯通绝缘层2，使外部连接电极11和内部导体图案13电连接。此处所示的外部连接电极11、导体导通孔12以及内部导体图案13的位置、大小、排列只是作为一个例子进行示出，并不限于此。在图3以及图4所示的例子中，在主面1u，除了第一部件41之外，还安装有第二部件42、芯片部件49。第二部件42例如可以是IC。在此处假设芯片部件49是电容器，芯片部件的种类并不限于此。芯片部件例如可以是滤波器，也可以是电阻。安装于主面1u的各种部件的位置、大小、排列只是作为一个例子进行示出，并不限于此。(作用、效果)在本实施方式中，由于具备跨第一部件41地接合到主面1u的两根以上的导线5，所以能够通过这些导线5来屏蔽第一部件41。而且，在本实施方式中，当关注两根以上的上述导线5中的相互相邻的两根导线时，上述两根导线的第一端51彼此之间的距离A短于上述两根导线的第二端52彼此之间的距离B，所以在第一端51排列的地方，导线5的排列变得密集，特别能够有重点地屏蔽。因此，能够实现提高屏蔽性能的组件。如本实施方式所示那本文档来自技高网...

【技术保护点】
1.一种组件，具备：/n基板，具有主面；/n第一部件，被安装于所述主面；以及/n两根以上的导线，跨所述第一部件地接合到所述主面，/n两根以上的所述导线各自具有第一端和第二端，/n当关注两根以上的所述导线中的相互相邻的两根导线时，所述两根导线的所述第一端彼此之间的距离短于所述两根导线的所述第二端彼此之间的距离。/n

【技术特征摘要】
20180803 JP 2018-146858;20190513 JP 2019-0908851.一种组件，具备：
基板，具有主面；
第一部件，被安装于所述主面；以及
两根以上的导线，跨所述第一部件地接合到所述主面，
两根以上的所述导线各自具有第一端和第二端，
当关注两根以上的所述导线中的相互相邻的两根导线时，所述两根导线的所述第一端彼此之间的距离短于所述两根导线的所述第二端彼此之间的距离。


2.根据权利要求1所述的组件，其中，
两根以上的所述导线的所述第一端在同一侧排列。


3.根据权利要求1或2所述的组件，其中，
所述组件具备第二部件，所述第二部件被安装于所述主面，
所述主面具有连接两根以上的所述导线的所述第一端和所述主面的第一区域，
所述第一区域的至少一部分位于所述第一部件与所述第二部件之间。


4.根据权利要求3所述的组件，其中，
在所述第一区域中配置有一体的焊盘电极，该焊盘电极一并连接两个以上的所述第一端。


5.根据权利要求1至4中的任一项所述的组件，其中，
所述组件具备密封树脂，所述密封树脂被配置为覆盖所述第一部件以及两根以上的所述导线...

【专利技术属性】
技术研发人员：大坪喜人，楠元彦，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP