基于LED显示屏芯片的锁相环电路制造技术

本实用新型专利技术提供的基于LED显示屏芯片的锁相环电路，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。该电路根据输入的数据时钟频率和控制信号，可以灵活配置输出显示时钟的频率，解决现有LED显示屏芯片中显示时钟频率可调项较少、显示刷新率不高的问题。

【技术实现步骤摘要】
基于LED显示屏芯片的锁相环电路
本技术涉及LED显示屏芯片
，具体涉及基于LED显示屏芯片的锁相环电路。
技术介绍
在现有LED显示屏芯片技术中，通常需要两个时钟信号输入，分别为数据时钟和显示时钟，其中数据时钟用于发送数据和指令，显示时钟用于PWM数据显示。对于LED显示屏，为了达到更高的显示刷新率，需要提高显示时钟的频率，但是PCB板级寄生电容以及I/O速度使得显示时钟频率不能调节太高(通常不高于35MHz)。现有显示时钟频率提高的实现方案如图1所示，数据时钟(CLK_in)经过延迟单元后与自身经过异或处理，产生两倍的时钟频率作为显示时钟(CLK_out)。这种实现方案简单，缺点是只能实现倍频处理，且输出的时钟频率占空比不能精确地控制在50％。
技术实现思路
因此，本技术的目的是提供一种基于LED显示屏芯片的锁相环电路，可以灵活地配置LED显示屏芯片中显示时钟的频率，电路简单，成本低。一种基于LED显示屏芯片的锁相环电路，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。优选地，所述滤波器包括低通滤波器。优选地，所述预分频器和后分频器的电路相同，均包括：第一二分频器、第二二分频器和多路选择器；其中第一二分频器的输入端作为分频器的输入端，第一二分频器的输出端接第二二分频器的输入端，第二二分频器的输出端接所述多路选择器的第一输入端，第一二分频器的输出端还接所述多路选择器的第二输入端，第一二分频器的输入端还接所述多路选择器的第三输入端；多路选择器的控制端接第一控制信号，多路选择器的输出端作为分频器的输出端。优选地，所述主分频器包括计时器，计时器的输入端作为主分频器的输入端，计时器的输出端作为主分频器的输出端，计时器的输出端还连接至计时器的复位端，计时器的控制端接第二控制信号。优选地，所述第一控制信号和第二控制信号均为分频比，其中第一控制信号的取值为1、2或4，第二控制信号的取值为1～15中任一整数。优选地，所述压控振荡器包括场效应管NM0、电阻R1和环形振荡器；其中，场效应管NM0的栅极作为压控振荡器的输入端，场效应管NM0的源极通过所述电阻R1接地，场效应管NM0的漏级连接环形振荡器的偏置电流端。优选地，所述环形振荡器为三级全差分结构。本技术提供的基于LED显示屏芯片的锁相环电路，根据输入的数据时钟频率和控制信号，可以灵活配置输出显示时钟的频率，电路简单，成本低，解决现有LED显示屏芯片中显示时钟频率可调项较少、显示刷新率不高的问题。附图说明为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。附图中，各元件或部分并不一定按照实际的比例绘制。图1为现有显示时钟频率提高的实现方案。图2为实施例一提供的锁相环电路的模块框图。图3为实施例一提供的锁相环电路中预分频器或后分频器的模块框图。图4为实施例一提供的锁相环电路中主分频器的电路图。图5为实施例一提供的锁相环电路中主分频器的部分时序图。图6为实施例一提供的锁相环电路中压控振荡器的电路图。具体实施方式下面将结合附图对本技术技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本技术的技术方案，因此只作为示例，而不能以此来限制本技术的保护范围。实施例一：一种基于LED显示屏芯片的锁相环电路，参见图2，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。具体地，锁相环电路是反馈控制系统，鉴频鉴相器检测预分频器输出(CLK_in_pfd)和主分频器输出(CLK_in_fb)的频率和相位差异，输出调节电荷泵的充电信号QA或放电信号QB，经过电荷泵和滤波器产生压控振荡器的控制电压Vctrl，压控振荡器输出时钟信号VCO_out，并反馈到主分频器。假设主分频器的分频比为L，则在通过不断地调节后，使得压控振荡器输出VCO_out的频率是预分频器输出CLK_in_pfd的L倍。优选地，所述滤波器包括低通滤波器。该锁相环电路根据输入的数据时钟频率和控制信号，可以灵活配置输出显示时钟的频率，电路简单，成本低，解决现有LED显示屏芯片中显示时钟频率可调项较少、显示刷新率不高的问题。参见图3，所述预分频器和后分频器的电路相同，均包括：第一二分频器、第二二分频器和多路选择器；其中第一二分频器的输入端作为分频器的输入端，第一二分频器的输出端接第二二分频器的输入端，第二二分频器的输出端接所述多路选择器的第一输入端，第一二分频器的输出端还接所述多路选择器的第二输入端，第一二分频器的输入端还接所述多路选择器的第三输入端；多路选择器的控制端接控制信号，多路选择器的输出端作为分频器的输出端。具体地，预分频器和后分频器可实现1/2/4分频。输入信号CLK_in经过第一二分频器产生二分频输出CLK_in_2，经过第二二分频器产生四分频输出CLK_in_4。第一控制信号M_config<1:0>(N_config<1:0>)用来配置最终的预分频器或后分频器的输出，其中，预分频器和后分频器第一控制信号设置如下：参见图4，所述主分频器包括计时器，计时器的输入端作为主分频器的输入端，计时器的输出端作为主分频器的输出端，计时器的输出端还连接至计时器的复位端，计时器的控制端接第二控制信号。具体地，主分频器可实现1～15分频可配置。例如如果配置为1分频时，输入CLK_in直接经过缓冲器输出，输出CLK_out与输入CLK_in频率相同。而2～15分频的实现是基于计数器原理，根据第二控制信号L_config<3:0>，对输入时钟信号CLK_in计数，计满后输出CLK_out反馈到输入复位端RST，复位计数器，如此周而复始。其中主分频器的第二控制信号设置如下：L_config<3:0>分频比L“0000”或“0001”1“0010”2“0011”3“0100”4“0101”5“0110”6“0111”7本文档来自技高网...

【技术保护点】
1.一种基于LED显示屏芯片的锁相环电路，其特征在于，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，/n所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；/n所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。/n

【技术特征摘要】
1.一种基于LED显示屏芯片的锁相环电路，其特征在于，包括预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器、主分频器和后分频器，其中，
所述预分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和后分频器依次顺序连接，预分频器的输入端连接数据时钟，后分频器的输出端作为显示时钟；
所述压控振荡器的输出端通过所述主分频器接至所述鉴频鉴相器的输入端。


2.根据权利要求1所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述滤波器包括低通滤波器。


3.根据权利要求1所述基于LED显示屏芯片的锁相环电路，其特征在于，
所述预分频器和后分频器的电路相同，均包括：第一二分频器、第二二分频器和多路选择器；
其中第一二分频器的输入端作为分频器的输入端，第一二分频器的输出端接第二二分频器的输入端，第二二分频器的输出端接所述多路选择器的第一输入端，第一二分频器的输出端还接所述多路选择器的第二输入端，第一二分频器的输入端还接所述多路选择器的第三输入端；多路选择器的控制端接第一控制信号，多...

【专利技术属性】
技术研发人员：刘宝生，胡渊，
申请(专利权)人：深圳市富满电子集团股份有限公司，
类型：新型
国别省市：广东;44