自偏置分裂栅沟槽型功率MOSFET器件制造技术

本发明专利技术涉及功率半导体器件领域，尤其涉及分裂栅沟槽型MOS器件，具体为自偏置分裂栅沟槽型功率MOSFET器件；本发明专利技术在传统的分裂栅沟槽型MOS器件基础上引入自偏置电压结构，利用栅极控制信号给分裂栅提供自偏置电压，与传统分裂栅沟槽型MOS器件相比，由于自偏置电压的作用，在器件导通时产生了积累层，使器件的比导通电阻有极大的降低。本说明书中，分裂栅自偏置电压的实现分为两种方式，分别为增加外部电路和增加可提供偏置电压的结构，前者的偏置电压来源于栅极的驱动电路，与前者相比，后者具有减少驱动功耗的优势。

Self biased split gate grooved power MOSFET

【技术实现步骤摘要】
自偏置分裂栅沟槽型功率MOSFET器件
本专利技术涉及功率半导体器件领域，尤其涉及分裂栅沟槽型MOS器件，具体为自偏置分裂栅沟槽型功率MOSFET器件。
技术介绍
分裂栅(Splitgate)的引入使沟槽型功率MOS器件栅漏间的电容CGD、开关损耗明显降低，有效增加了器件的工作频率，但在传统的分裂栅沟槽型MOS器件结构中，分裂栅通常是与源电极S相连接，这一定程度上增加了器件的比导通电阻，如图1所示。为了降低分裂栅沟槽型MOS器件的比导通电阻，在分裂栅沟槽型MOS器件的设计过程中，可以在分裂栅SG施加一个相对于源电极S的高电位，以在分裂栅的氧化层侧壁形成积累层，从而降低器件的比导通电阻，如图2所示；但这会器件由原来的三端变为一个四端器件，不利于与常规器件的兼容，同时为分裂栅SG提供偏置，需要额外的电源，增加了应用的复杂性和成本。如果引入一种机制使分裂栅SG能自行偏置，上述问题将得到解决。基于此，本专利技术提供自偏置分裂栅沟槽型功率MOSFET器件。
技术实现思路
本专利技术的目的在于提供自偏置分裂栅沟槽型功率MOSFET器件，用于实现利用栅极的控制信号通过外部电路结构产生较为稳定的自偏置电压；本专利技术采用自偏置的方法产生分裂栅SG偏置电压，既可以改善器件的频率特性及开关损耗，又可以引入积累层导电，增加导电能力，降低器件的比导通电阻。为实现上述目的，本专利技术采用的技术方案为：自偏置分裂栅沟槽型功率MOSFET器件，包括：第一导电类型衬底1，位于第一导电类型衬底1下方的漏极7，位于第一导电类型衬底1上方的第一导电类型漂移区2，位于第一导电类型漂移区2上方的第二导电类型基区3，第二导电类型基区3中形成相邻接的第二导电类型重掺杂区4与第一导电类型重掺杂区5，覆盖于第二导电类型重掺杂区4和第一导电类型重掺杂区5上方的源极10；与第一导电类型漂移区2、第二导电类型基区3及第一导电类型重掺杂区5均邻接的氧化区6，位于氧化区6中的控制栅极9与分裂栅极8；其特征在于，所述器件还包括电容C1与二极管D1，其中，所述源极10连接电容C1后与分裂栅极8相连，所述控制栅极9连接二极管D1后与分裂栅极8相连。自偏置分裂栅沟槽型功率MOSFET器件，包括：第一导电类型衬底1，位于第一导电类型衬底1下方的漏极7，位于第一导电类型衬底1上方的第一导电类型漂移区2，位于第一导电类型漂移区2上方的第二导电类型基区3，第二导电类型基区3中形成的第二导电类型重掺杂区4，跨接于第一导电类型漂移区2与第二导电类型基区3的第一导电类型重掺杂区5、且所述第一导电类型重掺杂区5与第二导电类型重掺杂区4相邻接，覆盖于第二导电类型重掺杂区4和第一导电类型重掺杂区5上方的源极10；与第一导电类型漂移区2与第一导电类型重掺杂区5均邻接的氧化区6，位于氧化区6中的控制栅极9与分裂栅极8；其特征在于，所述器件还包括电容C1与二极管D1，其中，所述源极10连接电容C1后与分裂栅极8相连，所述控制栅极9连接二极管D1后与分裂栅极8相连。进一步的，上述两种自偏置分裂栅沟槽型功率MOSFET器件中，当第一导电类型为N型、第二导电类型为P型时，电容C1负极与源极10相连，二极管D1正极与控制栅极9相连，分裂栅极8与电容C1正极、二极管D1负极相连；当第一导电类型为P型、第二导电类型为N型时，电容C1正极与源极10相连，二极管D1负极与控制栅极9相连，分裂栅极8与电容C1负极、二极管D1正极相连。进一步的，上述两种自偏置分裂栅沟槽型功率MOSFET器件中，所述分裂栅极8采用矩形分裂栅极、缺角矩形分裂栅极或梯形分裂栅极。更进一步的，上述两种自偏置分裂栅沟槽型功率MOSFET器件中，所述器件还包括第二导电类型掺杂区11，位于第一导电类型漂移区2中，且与第二导电类型基区3相接触，与氧化区6不接触。一种为分裂栅提供偏置电压的器件，包括：包括第一导电类型衬底12，位于第一导电类型衬底12下方的漏极18，位于第一导电类型衬底12上方的第一导电类型漂移区13，位于第一导电类型漂移区13上方的相邻接的第二导电类型基区14与第二导电类型轻掺杂区15；第二导电类型基区14中形成相邻接的第二导电类型重掺杂区15与第一导电类型重掺杂区16，覆盖于第二导电类型重掺杂区15和第一导电类型重掺杂区16上方的源极20；第二导电类型轻掺杂区15中形成的第一导电类型重掺杂区17，覆盖于第一导电类型重掺杂区17上方的电极19；所述源极20连接电容C1后与分裂栅相连，所述电极19连接二极管D1后与分裂栅相连。进一步的，所述器件中，当第一导电类型为N型、第二导电类型为P型时，所述源极20与电容C1的负极相连，所述电极19与二极管D1正极相连，二极管D1负极、电容C1正极与分裂栅三者相连；当第一导电类型为P型、第二导电类型为N型时，所述源极20与电容C1的正极相连，所述电极19与二极管D1负极相连，二极管D1正极、电容C1负极与分裂栅三者相连。进一步的，所述为分裂栅提供偏置电压的器件还包括：覆盖于第二导电类型轻掺杂区15、部分第二导电类型基区14及部分第一导电类型重掺杂区17上方的氧化层22，所述氧化层22与源极20、电极19均隔离，氧化区22上方设置栅极21。与现有技术相比，本专利技术的有益效果为：本专利技术提出的自偏置分裂栅沟槽型功率MOSFET器件，采用自偏置的方法产生分裂栅偏置电压，既可以改善器件的频率特性及开关损耗，又可以引入积累层导电沟道，降低器件的比导通电阻。附图说明图1为传统分裂栅深沟槽型MOSFET结构示意图。图2是自偏置分裂栅沟槽型功率MOS器件的结构示意图。图3-8是6种不同构型自偏置分裂栅沟槽型MOS器件结构示意图；图3是带自偏置结构的分裂栅反型层MOSFET，图4是带自偏置结构的缺角矩形分裂栅反型层MOSFET，图5是带自偏置结构的梯形分裂栅反型层MOSFET，图6是带自偏置结构的分裂栅积累层MOSFET，图7是带自偏置结构的缺角矩形分裂栅积累层MOSFET，图8是带自偏置结构的梯形分裂栅积累层MOSFET。图9为引入超结结构的自偏置分裂栅反型层结构的MOSFET。图10是为分裂栅提供偏置电压一种实施方式的器件结构示意图。图11是为分裂栅提供偏置电压一种实施方式的器件结构示意图。具体实施方式下面结合附图和实施例对本专利技术做进一步详细说明。实施例1本实施例提供一种自偏置分裂栅沟槽型MOSFET器件，如图3所示，包括：第一导电类型衬底1，位于第一导电类型衬底1下方的漏极7，位于第一导电类型衬底1上方的第一导电类型漂移区2，位于第一导电类型漂移区2上方的第二导电类型基区3，第二导电类型基区3中形成相邻接的第二导电类型重掺杂区4与第一导电类型重掺杂区5，覆盖于第二导电类型重掺杂区4和第一导电类型重掺杂区5上方的源极10；与第一导电类型漂移区2、第二导电类型基区3及第一导电类型重掺杂区5均邻接的氧化区6，位本文档来自技高网...

【技术保护点】
1.自偏置分裂栅沟槽型功率MOSFET器件，包括：/n第一导电类型衬底1，位于第一导电类型衬底1下方的漏极7，位于第一导电类型衬底1上方的第一导电类型漂移区2，位于第一导电类型漂移区2上方的第二导电类型基区3，第二导电类型基区3中形成相邻接的第二导电类型重掺杂区4与第一导电类型重掺杂区5，覆盖于第二导电类型重掺杂区4和第一导电类型重掺杂区5上方的源极10；与第一导电类型漂移区2、第二导电类型基区3及第一导电类型重掺杂区5均邻接的氧化区6，位于氧化区6中的控制栅极9与分裂栅极8；/n其特征在于，所述器件还包括电容C1与二极管D1，其中，所述源极10连接电容C1后与分裂栅极8相连，所述控制栅极9连接二极管D1后与分裂栅极8相连。/n

【技术特征摘要】
1.自偏置分裂栅沟槽型功率MOSFET器件，包括：
第一导电类型衬底1，位于第一导电类型衬底1下方的漏极7，位于第一导电类型衬底1上方的第一导电类型漂移区2，位于第一导电类型漂移区2上方的第二导电类型基区3，第二导电类型基区3中形成相邻接的第二导电类型重掺杂区4与第一导电类型重掺杂区5，覆盖于第二导电类型重掺杂区4和第一导电类型重掺杂区5上方的源极10；与第一导电类型漂移区2、第二导电类型基区3及第一导电类型重掺杂区5均邻接的氧化区6，位于氧化区6中的控制栅极9与分裂栅极8；
其特征在于，所述器件还包括电容C1与二极管D1，其中，所述源极10连接电容C1后与分裂栅极8相连，所述控制栅极9连接二极管D1后与分裂栅极8相连。


2.自偏置分裂栅沟槽型功率MOSFET器件，包括：
第一导电类型衬底1，位于第一导电类型衬底1下方的漏极7，位于第一导电类型衬底1上方的第一导电类型漂移区2，位于第一导电类型漂移区2上方的第二导电类型基区3，第二导电类型基区3中形成的第二导电类型重掺杂区4，跨接于第一导电类型漂移区2与第二导电类型基区3的第一导电类型重掺杂区5、且所述第一导电类型重掺杂区5与第二导电类型重掺杂区4相邻接，覆盖于第二导电类型重掺杂区4和第一导电类型重掺杂区5上方的源极10；与第一导电类型漂移区2与第一导电类型重掺杂区5均邻接的氧化区6，位于氧化区6中的控制栅极9与分裂栅极8；
其特征在于，所述器件还包括电容C1与二极管D1，其中，所述源极10连接电容C1后与分裂栅极8相连，所述控制栅极9连接二极管D1后与分裂栅极8相连。


3.按权利要求1或2所述自偏置分裂栅沟槽型功率MOSFET器件，其特征在于，当第一导电类型为N型、第二导电类型为P型时，电容C1负极与源极10相连，二极管D1正极与控制栅极9相连，分裂栅极8与电容C1正极、二极管D1负极相连；当第一导电类型为P型、第二导电类型为N型时，电容C1正极与源极10相连，二极管D1负极与控制栅极9...

【专利技术属性】
技术研发人员：孔谋夫，陈罕之，刘聪，陈星弼，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51