半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置以及制造方法。半导体装置（1）具备：包括第1导电型的高浓度漏极区域（14a）、第1漏极漂移区域（14b）和第2漏极漂移区域（14c）的第1导电型的漏极区域（14）、第1导电型的源极区域（15）、第2导电型的体区域（16）、栅极绝缘膜（12）、栅极电极（13）、以及在漏极区域（14）上形成的STI绝缘膜（11）。以从远离STI绝缘膜（11）的第1角部（11a）距离x1的第1位置（11f）朝向第2角部（11b）的方向延伸的方式形成第2漏极漂移区域（14c）。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体装置及其制造方法。
技术介绍
近年来，伴随着医疗用诊断装置或在建筑建造物等的非破坏检査中使用的超声波诊断装置或者声纳或水中通信用的设备的高功能化，变成越加要求能够以高的电源电压工作而向负载供给大电流的IC（IntegratedCircuit，集成电路）的状况。因此，在这样的IC中的输出元件中需要高耐压·低导通电阻的半导体装置。作为能够在半导体基板中集成化并且在切换信号的供给或该信号的振幅放大中使用的那样的为高耐压·低导通电阻的半导体装置，已知有LDMOSFET（LaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistor，横向扩散金属氧化物半导体场效应晶体管）。通常地，通过使漏极漂移区域的长度延伸并在漏极漂移区域上形成厚膜的绝缘膜等来缓和漏极电场，从而实现LDMOSFET的漏极的高耐压化。由在同时集成化的CMOS逻辑电路中使用的元件分离膜并用该厚膜的绝缘膜的情况较多。因此，例如在用于制作半导体装置的半导体制造工艺中采用比大概0.25um大的设计规则的情况下，在元件分离中使用的LOCOS（LocalOxidationofSilicon，硅的局部氧化）绝缘膜被采用为该厚膜的绝缘膜。在专利文献1（参照图1）中，公开了实现以下LDMOSFET的技术：在LDMOSFET的漏极漂移区域中形成STI（ShallowTrenchIsolation，浅槽隔离）绝缘膜来作为厚膜的绝缘膜，由此，一边沿纵向延伸漏极漂移区域的长度一边提高漏极耐压，同时减少平面上的需要面积，减少了每单位面积的导通电阻。现有技术文献专利文献专利文献1：日本特开平8-97411号公报。专利技术要解决的课题然而，在专利文献1的LDMOSFET中，在STI绝缘膜的角部附近发生的热载流子的产生变得显著，抑制起因于该热载流子的随时间的阈值电压或漏极电流的变动（以后，称为热载流子劣化）是困难的。因此，针对遍及长期使LDMOSFET的特性稳定这样的长期可靠性存在改善的余地。在高电场中被加速而具有高能量的热载流子通常在与存在于电流路径的晶格碰撞时，由于其能量而产生成为热载流子劣化的原因的二次载流子。该二次载流子的产生量与漏极电场和漏极电流密度的大小相关。在专利文献1的图1那样的、在漏极漂移区域具备STI绝缘膜的结构中，元件分离绝缘膜底面和侧面相接的STI绝缘膜角部的角度比LOCOS的角部陡峭，因此，漏极电流容易集中在STI绝缘膜角部附近的半导体基板中。因此，认为：在该STI绝缘膜角部附近，漏极电流密度增大，热载流子的产生变得显著。另一方面，当为了抑制热载流子的产生而使漏极漂移区域的杂质浓度降低并使漏极电场缓和时，漏极漂移区域的漏极电阻增大，导通电阻的减少变得困难。
技术实现思路
本专利技术是鉴于这样的情况而完成的，其目的在于提供能够抑制热载流子劣化并且实现漏极的高耐压化、导通电阻的减少及长期可靠性的提高的、半导体装置及其制造方法。用于解决课题的方案为了解决上述课题，在本专利技术中使用了以下的方案。即，采用了一种半导体装置，被形成于半导体基板，并且，具备：第1导电型的漏极区域、第1导电型的源极区域、在所述漏极区域与所述源极区域之间形成的第2导电型的体区域、在所述体区域上形成的栅极绝缘膜、在所述栅极绝缘膜上形成的栅极电极、在所述漏极区域设置的沟槽、以及在所述沟槽内形成的具有比所述栅极绝缘膜厚的膜厚的厚膜绝缘膜，所述半导体装置的特征在于，所述沟槽具有：与所述体区域相向的第1沟槽侧面、以与所述第1沟槽侧面和所述体区域相向且比所述第1沟槽侧面远离所述体区域的方式形成的第2沟槽侧面、沟槽底面、在剖视下在所述沟槽底面与所述第1沟槽侧面的交叉部设置的第1角部以及在所述沟槽底面与所述第2沟槽侧面的交叉部设置的第2角部，所述漏极区域包括：以与从所述体区域、所述第1沟槽侧面和所述第1角部到第1位置之间的所述沟槽底面相接的方式形成的第1漏极漂移区域、以从所述第1位置起向所述第2角部的方向延伸且与所述沟槽底面相接的方式形成的杂质浓度比所述第1漏极漂移区域高的第2漏极漂移区域、以及以远离所述体区域、所述第1沟槽侧面和所述沟槽底面的方式形成的杂质浓度比所述第2漏极漂移区域高的高浓度漏极区域。此外，采用了一种半导体装置的制造方法，所述半导体装置是被形成于半导体基板的、在包括第1导电型的杂质的漏极区域上具备具有比栅极绝缘膜厚的膜厚的厚膜绝缘膜的、半导体装置，所述制造方法的特征在于，包括：第1漏极漂移区域形成工序，从所述半导体基板的表面注入第1导电型的杂质，在所述漏极区域内形成第1漏极漂移区域；第1绝缘膜开口部形成工序，在所述半导体基板上堆积第1绝缘膜，对所述第1绝缘膜进行蚀刻来形成开口部；沟槽形成工序，将所述第1绝缘膜开口部作为掩模来对所述半导体基板进行蚀刻来形成沟槽，所述沟槽具有第1沟槽侧面、第2沟槽侧面、沟槽底面、在所述第1沟槽侧面与所述沟槽底面的交叉部形成的第1角部、和在所述第2沟槽侧面与所述沟槽底面的交叉部形成的第2角部；厚膜绝缘膜形成工序，在所述半导体基板上和所述沟槽内以到所述沟槽的上表面为平坦为止的厚度堆积第2绝缘膜之后，除去所述沟槽以外的区域的所述第2绝缘膜，在所述沟槽内形成所述厚膜绝缘膜；栅极绝缘膜形成工序，在所述半导体基板上形成所述栅极绝缘膜；栅极电极形成工序，在所述栅极绝缘膜上形成栅极电极；以及第2漏极漂移区域形成工序，在所述第1漏极漂移区域内并且以与所述沟槽底面相接的方式沿从远离所述第1角部的第1位置起沿着所述沟槽底面朝向所述第2角部的方向，形成杂质浓度比所述第1漏极漂移区域高的第1导电型的第2漏极漂移区域。专利技术效果根据本专利技术，能够通过使漏极漂移区域的STI绝缘膜角部附近处的杂质浓度为低浓度来缓和漏极电场而抑制热载流子劣化。此外，在漏极漂移区域中，使从STI绝缘膜角部起向高浓度漏极区域侧离开规定的距离后的区域的杂质浓度变高，由此，能够减少导通电阻。因此，能够实现兼备漏极的高耐压、导通电阻的减少以及长期可靠性的提高的半导体装置。附图说明图1是本专利技术的第1实施方式的半导体装置的剖面图。图2是示出作为第1实施方式的半导体装置的制造工序的剖面图。图3是本专利技术的第2实施方式的半导体装置的剖面图。图4是示出作为第2实施方式的半导体装置的制造工序的剖面图。图5是本专利技术的第3实施方式的半导体装置的剖面图。图6是示出作为第3实施方式的半导体装置的制造工序的剖面图。图7是本专利技术的第4实施方式的半导体装置的剖面图。图8是示出作为第4实施方式的半导体装置的制造工序的剖面图。图9是本专利技术的第5实施方式的半导体装置的剖面图。图10是示出作为第5实施方式的半导体装置的制造工序的剖面图。图11是将第3实施方式的一部分和第5实施方式的一部分组合后的半导体装置的剖面图。图12是向SOI基板应用第1实施方式本文档来自技高网...

【技术保护点】
1.一种半导体装置，被形成于半导体基板，并且，具备：第1导电型的漏极区域、第1导电型的源极区域、在所述漏极区域与所述源极区域之间形成的第2导电型的体区域、在所述体区域上形成的栅极绝缘膜、在所述栅极绝缘膜上形成的栅极电极、在所述漏极区域设置的沟槽、以及在所述沟槽内形成的具有比所述栅极绝缘膜厚的膜厚的厚膜绝缘膜，所述半导体装置的特征在于，/n所述沟槽具有：与所述体区域相向的第1沟槽侧面、以与所述第1沟槽侧面和所述体区域相向且比所述第1沟槽侧面远离所述体区域的方式形成的第2沟槽侧面、沟槽底面、在剖视下在所述沟槽底面与所述第1沟槽侧面的交叉部设置的第1角部以及在所述沟槽底面与所述第2沟槽侧面的交叉部设置的第2角部，/n所述漏极区域包括：以与从所述体区域、所述第1沟槽侧面和所述第1角部到第1位置之间的所述沟槽底面相接的方式形成的第1漏极漂移区域、以从所述第1位置起向所述第2角部的方向延伸且与所述沟槽底面相接的方式形成的杂质浓度比所述第1漏极漂移区域高的第2漏极漂移区域、以及以远离所述体区域、所述第1沟槽侧面和所述沟槽底面的方式形成的杂质浓度比所述第2漏极漂移区域高的高浓度漏极区域。/n

【技术特征摘要】
20180606 JP 2018-1086841.一种半导体装置，被形成于半导体基板，并且，具备：第1导电型的漏极区域、第1导电型的源极区域、在所述漏极区域与所述源极区域之间形成的第2导电型的体区域、在所述体区域上形成的栅极绝缘膜、在所述栅极绝缘膜上形成的栅极电极、在所述漏极区域设置的沟槽、以及在所述沟槽内形成的具有比所述栅极绝缘膜厚的膜厚的厚膜绝缘膜，所述半导体装置的特征在于，
所述沟槽具有：与所述体区域相向的第1沟槽侧面、以与所述第1沟槽侧面和所述体区域相向且比所述第1沟槽侧面远离所述体区域的方式形成的第2沟槽侧面、沟槽底面、在剖视下在所述沟槽底面与所述第1沟槽侧面的交叉部设置的第1角部以及在所述沟槽底面与所述第2沟槽侧面的交叉部设置的第2角部，
所述漏极区域包括：以与从所述体区域、所述第1沟槽侧面和所述第1角部到第1位置之间的所述沟槽底面相接的方式形成的第1漏极漂移区域、以从所述第1位置起向所述第2角部的方向延伸且与所述沟槽底面相接的方式形成的杂质浓度比所述第1漏极漂移区域高的第2漏极漂移区域、以及以远离所述体区域、所述第1沟槽侧面和所述沟槽底面的方式形成的杂质浓度比所述第2漏极漂移区域高的高浓度漏极区域。


2.根据权利要求1所述的半导体装置，其特征在于，以与所述栅极电极的和所述高浓度漏极区域相向的侧面相接的方式具有侧壁绝缘膜，所述第1位置在俯视下与所述侧壁绝缘膜的和所述高浓度漏极区域相向的端部的位置实质上相同。


3.根据权利要求1所述的半导体装置，其特征在于，在与所述第2漏极漂移区域相接且在俯视下包括所述第2角部和所述高浓度漏极区域的区域具有杂质浓度比所述第2漏极漂移区域高的第3漏极漂移区域。


4.根据权利要求2所述的半导体装置，其特征在于，在与所述第2漏极漂移区域相接且在俯视下包括所述第2角部和所述高浓度漏极区域的区域具有杂质浓度比所述第2漏极漂移区域高的第3漏极漂移区域。


5.根据权利要求3所述的半导体装置，其特征在于，
在所述沟槽内具有以与所述第1沟槽侧面和所述第2沟槽侧面相接的方式形成的第2侧壁绝缘膜、以及以与所述第2侧壁绝缘膜相接的方式形成的所述厚膜绝缘膜，
在所述沟槽底面在所述第1角部至所述第1位置之间形成以与所述第1沟槽侧面相接的方式形成的所述第2侧壁绝缘膜。


6.根据权利要求4所述的半导体装置，其特征在于，
在所述沟槽内具有以与所述第1沟槽侧面和所述第2沟槽侧面相接的方式形成的第2侧壁绝缘膜、以及以与所述第2侧壁绝缘膜相接的方式形成的所述厚膜绝缘膜，
在所述沟槽底面在所述第1角部至所述第1位置之间形成以与所述第1沟槽侧面相接的方式形成的所述第2侧壁绝缘膜。


7.根据权利要求1至6的任一项所述的半导体装置，其特征在于，在所述体区域与所述第1沟槽侧面之间并且与所述第1沟槽侧面相接且所述栅极绝缘膜之下至比所述第1角部浅的深度的区域中，具有杂质浓度比所述第1漏极漂移区域高的表面漏极漂移区域。


8.根据权利要求1至6的任一项所述的半导体装置，其特征在于，所述半导体基板是SOI基板。


9.一种半导体装置的制造方法，所述半导体装置是被形成于半导体基板的、在包括第1导电型的杂质的漏极区域具备具有比栅极绝缘膜厚的膜厚的厚膜绝缘膜的、半导体装置，所述制造方法的特征在于，包括：
第1漏极漂移区域形成工序，从所述半导体基板的表面...

【专利技术属性】
技术研发人员：筱原博文，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本;JP