半导体器件、其制作方法及电子设备技术

本发明专利技术涉及半导体器件、其制作方法及电子设备，所述半导体器件包括在半导体衬底上的第一方向上间隔排列的多个栅极结构和多个高度调节单元，其中，相邻两个栅极结构之间形成有沿第二方向延伸的间隙，高度调节单元位于所述间隙在第二方向的延伸线上，互连层填充所述间隙并延伸覆盖于高度调节单元，而硅化层覆盖所述互连层。上述方案中高度调节单元可以抬高位于间隙之外的互连层的下表面的高度，从而减小填充间隙的互连层的上表面与位于间隙之外的互连层上表面之间的高度落差以改善互连层的平整性，进而提高硅化层在互连层上的覆盖能力，本发明专利技术另外还提供了上述半导体器件的制作方法以及包括上述半导体器件的电子设备。

Semiconductor device, manufacturing method and electronic equipment

【技术实现步骤摘要】
半导体器件、其制作方法及电子设备
本专利技术涉及半导体
，尤其涉及一种半导体器件、其制作方法及电子设备。
技术介绍
在传统半导体制造工艺中,多晶硅(polysilicon)常用作金属氧化物半导体器件(以下简称MOS器件)的栅极(P1)。随着半导体工艺技术的不断发展，为了提高器件的密度，多晶硅局部互连技术还将多晶硅用作MOS器件的互连层，其原理是引入互连多晶硅层(P2)，利用该互连多晶硅层将诸如源/漏极或栅极的电性连接延伸至隔离结构(如浅沟槽隔离，STI)所在区域即隔离区，从而MOS器件的接触孔(CT)可以形成在隔离区，使得MOS器件的源/漏极的宽度可以缩小，从而可以有效地缩小MOS器件的面积。随着器件面积的缩小，在器件有源区设计的多个栅极之间的距离也越来越近，而互连多晶硅层形成在多个栅极之间，并延伸至有源区以外的隔离区，导致在多个栅极之间所形成的互连多晶硅层表面的高度远高于隔离区的互连多晶硅层表面的高度，使得连接有源区和隔离区的互连多晶硅层上形成了落差较大的台阶，后续在互连多晶硅层表面形成硅化物时，硅化物较难连续形成于该台阶的侧面本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n半导体衬底；/n在所述半导体衬底上沿第一方向排布的多个栅极结构，相邻两个所述栅极结构之间形成有沿第二方向延伸的间隙；/n在所述第一方向与所述多个栅极结构间隔排列的多个高度调节单元，所述高度调节单元位于所述间隙在所述第二方向的延伸线上；/n互连层，所述互连层填充所述间隙并延伸覆盖所述高度调节单元；以及/n硅化层，所述硅化层覆盖所述互连层。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
半导体衬底；
在所述半导体衬底上沿第一方向排布的多个栅极结构，相邻两个所述栅极结构之间形成有沿第二方向延伸的间隙；
在所述第一方向与所述多个栅极结构间隔排列的多个高度调节单元，所述高度调节单元位于所述间隙在所述第二方向的延伸线上；
互连层，所述互连层填充所述间隙并延伸覆盖所述高度调节单元；以及
硅化层，所述硅化层覆盖所述互连层。


2.如权利要求1所述的半导体器件，其特征在于，所述栅极结构包括栅极和覆盖于所述栅极两侧的侧墙，所述高度调节单元为绝缘材料。


3.如权利要求3所述的半导体器件，其特征在于，所述栅极和所述互连层的材料都包括多晶硅，所述高度调节单元与所述侧墙包括相同的材料。


4.如权利要求4所述的半导体器件，其特征在于，所述侧墙为叠层结构并包括TEOS层，所述高度调节单元的材料与所述TEOS层的材料相同。


5.如权利要求1至4任一项所述的半导体器件，其特征在于，所述高度调节单元的高度为750～850埃。


6.如权利要求1至4任一项所述的半导体器件，其特征...

【专利技术属性】
技术研发人员：陈峻，吴亮，董天化，曾红林，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31