一种制作14nm节点后段制程32nm线宽金属的方法技术

本发明专利技术提供一种制作14nm节点后段制程32nm线宽金属的方法，提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于碳涂层上的中间层；在中间层上形成光阻层并按照版图对所述光阻层进行曝光；利用显影液对曝光后的光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；利用位于半导体结构上的凹槽刻蚀形成14nm节点后段制程32nm线宽金属。本发明专利技术利用改性底部抗反射层成分使其能与显影后的光阻接触区域反应，形成光阻底部内凹结构，从而减小金属线纵向的收缩，达到横纵收缩均匀性提升，减小通孔与金属线错位的缺陷并且增大芯片有效使用面积。

【技术实现步骤摘要】
一种制作14nm节点后段制程32nm线宽金属的方法
本专利技术涉及半导体制造领域，特别是涉及一种制作14nm节点后段制程32nm线宽金属的方法。
技术介绍
由于193nmDUV光刻技术无法满足14nm、10nm和7nm节点技术所需的精细节距图案，因此开发了双图案化技术以实现精细节距图案化。14nm节点后段BEOL金属线版图设计规则为节距64nm，采用双图案化方法，曝光关键尺寸CD保持为53nm，通过金属硬掩膜刻蚀将CD缩小到30nm。通过2个掩模完成双图案，达到64nm节距的金属线。14nm技术节点，64nm节距(线宽32nm，线宽距离32nm)的后段金属缩小CD(关键尺寸)的制程如下：如图1a至图1c所示，图1a中提供碳涂层03及位于该碳涂层03上的中间层02，在所述碳涂层03下设有在层叠结构04，经过曝光和显影，光阻01显影后的凹槽宽度为53nm；如图1b所示，之后刻蚀底部抗反射图层SHB(中间层02)，形成该SHB的底部宽度为32nm，其顶部宽度与光阻显影后的宽度53nm一致；如图1c所示，接着按照32nm的宽度刻蚀层叠结构形成缩小后的CD宽度。如图2a所述，现有技术中14nm节点后段缩小CD后的金属线在横向(1D)和纵向(2D)方向上形成不同程度的收缩；参阅图2b，实验结果显示，1D与2D的比值约为0.63，意味着金属线横向(1D)缩小1nm，将会导致金属线在纵向(2D)上缩小1.56nm。由此可见，横向和纵向收缩程度的巨大差距将会导致金属线与通孔的错位(如图3所示)。尽管可以通过OPC(光学邻近修正)技术进行补偿，但是由于芯片面积的局限性给OPC技术带来了挑战。因此，需要提出一种新的方法来解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种制作14nm节点后段制程32nm线宽金属的方法，用于解决现有技术中14nm节点后段缩小CD后的金属线在横向和纵向上形成不同程度的收缩，导致金属线与通孔错位带来缺陷的问题。为实现上述目的及其他相关目的，本专利技术提供一种制作14nm节点后段制程32nm线宽金属的方法，该方法至少包括以下步骤：步骤一、提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于所述碳涂层上的中间层；步骤二、在所述中间层上形成光阻层并按照版图对所述光阻层进行曝光；步骤三、利用显影液对曝光后的所述光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；步骤四、利用位于所述半导体结构上的所述凹槽刻蚀形成14nm节点后段制程32nm线宽金属。优选地，所述半导体结构包括位于所述碳涂层下的层叠结构。优选地，所述层叠结构自下而上依次为：含碳氮化硅层、第一无氮抗反射涂层、TiN层、第二无氮抗反射涂层。优选地，步骤一中所述碳涂层的厚度为1800埃。优选地，步骤一中所述中间层为底部抗反射层。优选地，所述底部抗反射层的厚度为330埃。优选地，步骤二中在所述中间层上形成的光阻层厚度为750埃。优选地，所述层叠结构中的所述含碳氮化硅层厚度为100埃。优选地，所述层叠结构中的所述第一无氮抗反射涂层的厚度为200埃。优选地，所述层叠结构中的所述TiN层的厚度为250埃。优选地，所述层叠结构中的所述第二无氮抗反射涂层的厚度为400埃。优选地，步骤三中形成的所述上窄下宽的凹槽，其中窄的一部分宽度为53nm，宽的一部分宽度为59nm。优选地，步骤四中利用位于所述半导体结构上的所述凹槽刻蚀形成14nm节点后段制程32nm线宽金属的方法至少包括：(a)按照所述中间层底部的宽度刻蚀所述中间层，暴露出所述碳涂层的宽度为32nm；(b)沿所述暴露出的碳涂层刻蚀所述层叠结构，形成32nm的凹槽。如上所述，本专利技术的制作14nm节点后段制程32nm线宽金属的方法，具有以下有益效果：本专利技术利用改性底部抗反射层(BARC)成分使其能与显影后的光阻接触区域反应，形成光阻底部内凹结构，从而减小金属线纵向(2D)的收缩，达到1D/2D收缩均匀性提升，减小通孔与金属线错位的缺陷并且增大芯片有效使用面积。附图说明图1a和图1c显示为现有技术中14nm节点后段金属收缩的工艺流程示意图；图1d显示为现有技术中14nm节点后段制程32nm线宽金属在横纵方向的收缩示意图；图2a显示为现有技术中的14nm节点后段金属在1D、2D方向的不同程度的收缩示意图；图2b显示为现有技术中14nm节点后段金属收缩的1D/2D线性关系图；图3显示为现有技术中14nm节点后段金属在1D、2D方向上的不同收缩导致与通孔错位的示意图；图4和图5a显示为本专利技术中制作14nm节点后段金属的工艺结构示意图；图5b显示为本专利技术的光阻刻蚀形成的上宽下窄的凹槽的平面尺寸示意图；图5c显示为采用本专利技术的方法形成的14nm节点后段制程32nm线宽金属在横纵方向的收缩示意图；图6显示为采用本专利技术的方法制作的14nm节点后段金属的电子显微镜图；图7显示为分别采用本专利技术的方法和现有技术的方法制作14nm节点后段金属在1D和2D方向上的收缩对比示意图；图8显示为本专利技术中制作14nm节点后段制程32nm线宽金属的方法流程图。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图4至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。一种制作14nm节点后段制程32nm线宽金属的方法，如图8所示，图8显示为本专利技术中制作14nm节点后段制程32nm线宽金属的方法流程图。该方法至少包括以下步骤：步骤一、提供用于制作后段金属线的半导体结构，如图4所示，图4显示为本专利技术中制作14nm节点后段金属的工艺结构示意图，该半导体结构至少包括碳涂层(SpinOnCarbon，SOC)03以及位于所述碳涂层03上的中间层(SHB)02；本专利技术中位于所述碳涂层03上的中间层02的作用是为其上面的光阻01提供底部抗反射层。本专利技术进一步地，步骤一中所述半导体结构包括位于所述碳涂层下的层叠结构。图4及图5a中未示出所述层叠结构，可参阅图1a至图1c中位于所述碳涂层03下的层叠结构04。本专利技术进一步地，步骤一中所述碳涂层03的厚度为1800埃。所述中间层02为底部抗反射层。本实施例中，所述底部抗反射层(中间层02)的厚度为330埃。本专利技术更进一步地，步骤一中所述层叠结构自下而上依次为：含碳氮化硅层本文档来自技高网...

【技术保护点】
1.一种制作14nm节点后段制程32nm线宽金属的方法，其特征在于，该方法至少包括以下步骤：/n步骤一、提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于所述碳涂层上的中间层；/n步骤二、在所述中间层上形成光阻层并按照版图对所述光阻层进行曝光；/n步骤三、利用显影液对曝光后的所述光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；/n步骤四、利用位于所述半导体结构上的所述凹槽刻蚀形成14nm节点后段制程32nm线宽金属。/n

【技术特征摘要】
1.一种制作14nm节点后段制程32nm线宽金属的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于所述碳涂层上的中间层；
步骤二、在所述中间层上形成光阻层并按照版图对所述光阻层进行曝光；
步骤三、利用显影液对曝光后的所述光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；
步骤四、利用位于所述半导体结构上的所述凹槽刻蚀形成14nm节点后段制程32nm线宽金属。


2.根据权利要求1所述的制作14nm节点后段制程32nm线宽金属的方法，其特征在于：步骤一中所述半导体结构包括位于所述碳涂层下的层叠结构。


3.根据权利要求2所述的制作14nm节点后段制程32nm线宽金属的方法，其特征在于：步骤一中所述层叠结构自下而上依次为：含碳氮化硅层、第一无氮抗反射涂层、TiN层、第二无氮抗反射涂层。


4.根据权利要求3所述的制作14nm节点后段制程32nm线宽金属的方法，其特征在于：步骤一中所述碳涂层的厚度为1800埃。


5.根据权利要求1所述的制作14nm节点后段制程32nm线宽金属的方法，其特征在于：步骤一中所述中间层为底部抗反射层。


6.根据权利要求5所述的制作14nm节点后段制程32nm线宽金属的方法，其特征在于：所述底部抗反射层的厚度为330埃。


7.根据权利...

【专利技术属性】
技术研发人员：毛永吉，叶荣鸿，刘立尧，张瑜，胡展源，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31