一种电压偏置电路及方法技术

本发明专利技术提供了一种电压偏置电路和方法。所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以使补偿位线电阻的消耗电压。由于补偿了位线电阻的消耗电压，因此流经各存储单元中存储串上的电流相近。在编程检验时，由于各存储串上的电流相近，因此各存储串的编程次数相近，使得部分Block的编程次数降低，提高了存储器的编程性能。

A voltage bias circuit and method

【技术实现步骤摘要】
一种电压偏置电路及方法
本专利技术涉及存储器
，尤其涉及一种电压偏置电路及方法。
技术介绍
Nandflash是一种非易失存储器，它通过对存储单元进行读写擦操作来存储数据，具有改写速度快，存储容量大等优点，被广泛使用到电子产品中，随着Nandflash的大量使用，对其性能的要求也在不断提高。存储器的位线(BitLine，BL)会连接多个存储单元(Block)，存储单元中包含存储串(String)，位线的一端会连接一个SA(Sensitiveamplifier，灵敏放大器相连)为各个Block提供偏置电压。由于存在位线电阻，加载在各个Block上的偏置电压会存在差异，导致在String相同的情况下流经各个Block的电流存在差异。在编程检验(programverify)时，根据String电流判断pass或fail，由于各个Block的电流存在差异，为将各个Block的电流调整至阈值电流的修正次数不同，一些Block需要较多的修正次数即编程次数(programloop)，而编程次数较多则耗时较长，影响存储器的性能。
技术实现思路
本专利技术实施例提供一种电压偏置电路及方法，以解决现有技术中由于位线电阻的存在，导致各个Block的编程次数不同，一些Block的编程次数较多、耗时较长，影响存储器性能的问题。为了解决上述技术问题，本专利技术实施例提供了一种电压偏置电路，所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。可选地，所述电压偏置电路包括依次连接的偏置子电路和灵敏放大器；所述灵敏放大器连接所述位线；所述偏置子电路，用于根据所述位置关系输出控制所述灵敏放大器的控制电压；所述灵敏放大器，用于根据所述控制电压调整输出的所述偏置电压。可选地，所述偏置子电路包括运算放大器、第一电阻和第二电阻；所述运算放大器的正相输入端连接第一电源端，所述运算放大器的反相输入端连接一节点，所述运算放大器的输出端连接所述灵敏放大器；所述第一电阻的两端分别连接所述节点和接地端；所述第二电阻的两端分别连接所述节点和所述运算放大器的输出端；所述第二电阻，用于根据所述位置关系调节阻值大小，以调节所述运算放大器的输出电压，控制所述灵敏放大器调整所述偏置电压。可选地，所述灵敏放大器包括晶体管；所述晶体管的控制极连接所述运算放大器的输出端，所述晶体管的第一极连接第二电源端，所述晶体管的第二极连接所述位线。可选地，所述存储单元包括存储串；所述存储串的电流根据所述偏置电压和所述存储串的电阻确定。本专利技术实施例还提供一种电压偏置方法，应用于如上述电压偏置电路；所述电压偏置电路连接存储器的位线的一端，所述位线上连接多个存储单元；所述方法包括：根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。可选地，所述电压偏置电路包括偏置子电路和灵敏放大器；所述根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，包括：所述偏置子电路根据所述位置关系输出控制所述灵敏放大器的控制电压；所述灵敏放大器根据所述控制电压调整输出的所述偏置电压。可选地，所述偏置子电路包括运算放大器、第一电阻和第二电阻；所述偏置子电路根据所述位置关系输出控制所述灵敏放大器的控制电压，包括：根据所述位置关系调节所述第二电阻的阻值大小，以调节所述运算放大器输出的所述控制电压。本专利技术实施例还提供一种存储器，所述存储器包括如上述的电压偏置电路在本专利技术实施例中，根据存储单元和电压偏置电路在位线上的位置关系输出相应的偏置电压，补偿位线电阻的消耗电压，使得加在各存储单元上的电压不受位线电阻的影响，各存储单元中存储串上的电流相近。在编程检验时，由于各存储串上的电流相近，因此可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少编程次数，提高存储器的编程性能。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一的连接关系示意图；图2是本专利技术实施例一的一种电压偏置电路的结构示意图之一；图3是本专利技术实施例一的一种电压偏置电路的结构示意图之二；图4是本专利技术实施例二的一种电压偏置方法的步骤流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图1示出了本专利技术实施例提供的一种连接关系示意图。所述电压偏置电路10连接存储器的位线20，所述位线20上连接多个存储单元30。所述电压偏置电路10，用于根据所述存储单元30和所述电压偏置电路10在所述位线20上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。本实施例中，存储器中有多条位线20，每条位线20上连接有多个存储单元30，每个存储单元30中设置有存储串，电压偏置电路10连接在位线20的一端。例如，存储单元包括存储单元0、存储单元1……存储单元n，n为正整数，其中存储单元0距电压偏置电路10最近，存储单元n距电压偏置电路10最远。现有技术中采用SA为各存储单元30提供偏置电压，由于位线20存在电阻，当SA提供固定的偏置电压时，位线电阻会消耗部分偏置电压，因此实际加在存储单元0上的电压大于存储单元n上的电压，流经存储单元0的电流大于存储单元n的电流。存储单元0与存储单元n相比，为使电流达到阈值电流而进行修正的次数较多，耗时较长，影响存储器性能。而本专利技术实施例中，电压偏置电路10根据存储单元30和电压偏置电路10在位线20上的位置关系输出相应的偏置电压。具体地，根据存储单元30和电压偏置电路10之间的位线电阻，以及阈值电流，确定位线电阻的消耗电压，在电压偏置电路输出偏置电压时，对消耗电压进行补偿。例如，阈值电流为100nA，当选择存储单元0时，存储单元0与电压偏置电路10之间的位线电阻为0，位线电阻的消耗电压为0V，电压偏置电路10输出300mV的偏置电压，实际加在存储单元0上的偏置电压也为300mV。当选择存储单元2时，存储单元2与本文档来自技高网...

【技术保护点】
1.一种电压偏置电路，其特征在于，所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；/n所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。/n

【技术特征摘要】
1.一种电压偏置电路，其特征在于，所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；
所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。


2.根据权利要求1所述的电路，其特征在于，所述电压偏置电路包括依次连接的偏置子电路和灵敏放大器；所述灵敏放大器连接所述位线；
所述偏置子电路，用于根据所述位置关系输出控制所述灵敏放大器的控制电压；
所述灵敏放大器，用于根据所述控制电压调整输出的所述偏置电压。


3.根据权利要求2所述的电路，其特征在于，所述偏置子电路包括运算放大器、第一电阻和第二电阻；
所述运算放大器的正相输入端连接第一电源端，所述运算放大器的反相输入端连接一节点，所述运算放大器的输出端连接所述灵敏放大器；
所述第一电阻的两端分别连接所述节点和接地端；
所述第二电阻的两端分别连接所述节点和所述运算放大器的输出端；所述第二电阻，用于根据所述位置关系调节阻值大小，以调节所述运算放大器的输出电压，控制所述灵敏放大器调整所述偏置电压。


4.根据权利要求3所述的电路，其特征在于，所述灵敏放大器包括晶体管；
所述晶体管的控制极连接所述运算放大器的输出端，所述晶体管的第一极连接第二电源端，所述晶体管的第...

【专利技术属性】
技术研发人员：邓鹏，马思博，舒清明，
申请(专利权)人：西安格易安创集成电路有限公司，北京兆易创新科技股份有限公司，
类型：发明
国别省市：陕西;61