石英振荡电路及电子钟表制造技术

本发明专利技术提供低消耗电流且振荡开始时间稳定且短的石英振荡电路。采用了这样的结构，即，具备石英振动器、反馈电阻、偏置电路、恒压电路、和由恒流逆变器构成的振荡逆变器，由基于来自偏置电路和石英振动器的输入信号的电流控制振荡逆变器，并且通过恒压电路的输出电压来驱动振荡逆变器。

【技术实现步骤摘要】

本专利技术涉及低消耗电流且振荡开始时间稳定且短的石英振荡电路。
技术介绍
关于用于电子钟表等的石英振荡电路，已知如专利文献1所示的结构。图5是在不脱离专利文献1所示的石英振荡电路的范围内进行示出的图。石英振荡电路109由以下部分构成:PM0S晶体管P31、P32 ；NM0S晶体管N31、N32 ；电容Cl、C2、C3、C4 ;反馈电阻29 ;恒流源49 ;恒压电路19 ;石英振动器69。由PM0S晶体管P31和NM0S晶体管N31构成的振荡逆变器，通过流过恒流源49的电流19来控制动作电流。因此，石英振荡电路能够通过减少电流19来减少消耗电流。进而，由PM0S晶体管P32和NM0S晶体管N32构成的振幅限制电路，通过限制端子X0UT的振幅，能够减少石英振荡电路的消耗电流。进而，通过用从恒压电路19输出的恒压VREG驱动石英振荡电路，能够减少石英振荡电路的消耗电流。另外，还有通过振幅限制电路加快振荡开始时间这一效果。专利文献1:日本特开2011 — 134347号公报。
技术实现思路
然而，现有的石英振荡电路存在如下的课题。若减小恒流值19，则有可能无法振荡。另外，若增大恒流值19，则由电容C2和恒流源49寄生性地构成的高通滤波器的截止频率会增大，因此有可能无法振荡。因此，需要将恒流值19最优化。另外，恒流值19波动，则有振荡开始时间变长的缺点。为了解决现有的课题，本专利技术的石英振荡电路采用如下的结构。—种石英振荡电路，包括石英振动器、反馈电阻、偏置电路、恒压电路、和由恒流逆变器构成的振荡逆变器，由基于来自偏置电路和石英振动器的输入信号的电流而控制振荡逆变器，并且通过恒压电路的输出电压驱动振荡逆变器。依据本专利技术的石英振荡电路，有低消耗电流、且即便存在工艺偏差也使振荡开始时间稳定且短这一效果。【附图说明】图1是示出本实施方式的石英振荡电路的电路图。图2是示出本实施方式的石英振荡电路的恒压电路的一个例子的电路图。图3是示出本实施方式的石英振荡电路的动作的图。图4是示出本实施方式的石英振荡电路的恒压电路的其他例子的电路图。图5是示出现有的石英振荡电路的电路图。【具体实施方式】以下，参照附图，对本实施方式进行说明。 图1是示出本实施方式的石英振荡电路的电路图。石英振荡电路100由PM0S晶体管P1、P2 ；NM0S晶体管N1、N2 ;电容CP、CN、CC、CG、⑶；反馈电阻20 ;电阻RP、RN ;偏置电路50 ;恒压电路10 ;和石英振动器60构成。偏置电路50由恒流源40、41 ；PM0S晶体管P3、P4 ;和NM0S晶体管N3、N4构成。图2是示出本实施方式的石英振荡电路的恒压电路的一个例子的电路图。恒压电路10 由恒流源 42 ；PM0S 晶体管 P11、P12、P13 ；NM0S 晶体管 N10、N11、N12、N13 ;和差分放大电路30构成。对本实施方式的石英振荡电路的连接进行说明。PM0S晶体管P2的源极与PM0S晶体管P1的漏极连接，栅极与节点VG连接，漏极与节点X0UT连接。PM0S晶体管P1的源极与电源VDD连接，栅极与节点VP1连接。NM0S晶体管N2的源极与NM0S晶体管N1的漏极连接，栅极与节点VG连接，漏极与节点X0UT连接。NM0S晶体管N1的源极与恒压电路10的输出端子(节点VREG)连接，栅极与节点VN1连接。反馈电阻20的一端与节点VG连接，另一端与节点X0UT连接。电容CC的一端与节点XIN连接，另一端与节点VG连接。电容CP的一端与节点XIN连接，另一端与节点VP1连接。电容CN的一端与节点XIN连接，另一端与节点VN1连接。电容CG的一端与节点XIN连接，另一端与电源VDD连接。电容⑶的一端与节点X0UT连接，另一端与电源VDD连接。电阻RP的一端与节点VP1连接，另一端与偏置电路50的输出端子(节点VP0)连接。电阻RN的一端与节点VN1连接，另一端与偏置电路50的输出端子(节点VN0)连接。石英振动器60的一端与节点XIN连接，另一端与节点X0UT连接。对偏置电路50的连接进行说明。恒流源40的一端与电源VDD连接，另一端与节点VN0连接。恒流源41的一端与电源VDD连接，另一端与PM0S晶体管P4的源极连接。PM0S晶体管P4的漏极与节点VN0连接，栅极被输入信号S1。NM0S晶体管N3的源极与节点VREG连接，栅极及漏极与节点VN0连接。NM0S晶体管N4的源极与节点VREG连接，栅极与节点VN0连接，漏极与节点VP0连接。PM0S晶体管P3的源极与电源VDD连接，栅极及漏极与节点VP0连接。对恒压电路10的连接进行说明。恒流源42的一端与电源VDD连接，另一端与NM0S晶体管N10的栅极及漏极连接。NM0S晶体管N10的源极与电源VSS连接。NM0S晶体管Nil的源极与电源VSS连接，栅极与NM0S晶体管N10的栅极连接，漏极与节点VP3连接。PM0S晶体管P11的源极与电源VDD连接，栅极及漏极与节点VP3连接。PM0S晶体管P12的源极与电源VDD连接，栅极与节点VP3连接，漏极与节点VN3连接。NM0S晶体管N12的源极与节点VREG连接，栅极及漏极与节点VN3连接。NM0S晶体管N13的源极与电源VSS连接，栅极与差分放大电路30的输出端子(节点V0UT)连接，漏极与节点VREG连接。PM0S晶体管P13的源极与电源VDD连接，漏极与节点V0UT连接，栅极被输入信号S1。PM0S晶体管P1、P2及NM0S晶体管N1、N2构成振荡逆变器。流过该振荡逆变器的电流为驱动电流。偏置电路50输出用于决定PM0S晶体管P1和NM0S晶体管N1的栅极电压的电压VPO和VNO。而且例如以相同尺寸构成PM0S晶体管P3、P4及NM0S晶体管N3、N4，在各晶体管中流过恒流源40的电流II。但是，流过各晶体管的电流并不特别限定于电流II，为满足如以下说明的功能而适当设定即可。恒压电路10在通常动作时从输出端子输出以电源VDD为基准的电压VREG，在振荡开始时输出电源VSS的电压。电压VREG是根据差分放大电路30的功能、与PM0S晶体管P11和NM0S晶体管N12的阈值电压VTH之和成比例的电压。图2所示的恒压电路10是一个例子，只要为输出如上所述的电压VREG的电路，就不限于此。对如上所述那样构成的本实施方式的石英振荡电路的动作进行说明。 图3是示出本实施方式的石英振荡电路的动作的图。信号S1在通常动作时成为高(High)电平。恒压电路10因为PM0S晶体管P13截止而在输出端子输出电压VREG。因此，石英振荡电路100的节点XIN和节点X0UT的电压以电压VREG/2为中心进行振动。偏置电路50的PM0S晶体管P4因信号S1为高电平而截止，因此节点VN0成为由恒流源40的电流II和NM0S晶体管N3的阈值电压VTH决当前第1页1 2 本文档来自技高网...

【技术保护点】
一种石英振荡电路，其特征在于：具备石英振动器、反馈电阻、偏置电路、恒压电路、以及由恒流逆变器构成的振荡逆变器，由基于来自所述偏置电路和所述石英振动器的输入信号的电流控制所述振荡逆变器，且通过所述恒压电路的输出电压来驱动所述振荡逆变器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：渡边考太郎，见谷真，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP