本实用新型专利技术涉及石英晶体谐振器技术领域，具体涉及一种高频率的石英晶体谐振器，包括晶片本体，晶片本体的上表面设置有上镀膜层，上镀膜层中部开设有刻蚀层，刻蚀层的长边与上镀膜层的长边之间的距离为0.25-0.40mm，刻蚀层的短边与上镀膜层的短边之间的距离为0.20-0.35mm。本实用新型专利技术由于在刻蚀层尺寸小于上镀膜层的尺寸，刻蚀掉中间一部分镀膜材料，因此对高频率FDLD参数影响小，并且可提高产品品质稳定性。
【技术实现步骤摘要】
本技术涉及石英晶体谐振器
，具体涉及一种高频率的石英晶体谐振器。
技术介绍
在石英晶体谐振器的制造工艺中，需要对石英晶片的镀膜面进行刻蚀，以达到频率更精确的作用, 刻蚀面的大小没有确定，对于高频FDLD参数将造成大量不良、温度测试异常的现象。现有技术中，刻蚀面的大小都是超出镀膜面，导致高频FDLD参数影响很大、温度测试异常，使得产品品质不稳定。因此，针对现有技术中存在的问题，亟需提供一种对高频率产品的FDLD参数影响小，并且可提高产品品质稳定性的石英晶体谐振器。
技术实现思路
为了克服现有技术中存在的缺点和不足，本技术的目的在于提供一种高频率的石英晶体谐振器，该石英晶体谐振器对于高频率FDLD参数的改良较大，温度测试无异常，并且可提高产品品质稳定性。本技术的目的通过下述技术方案实现：一种高频率的石英晶体谐振器，包括晶片本体，晶片本体的上表面设置有上镀膜层，上镀膜层中部开设有刻蚀层，刻蚀层的长边与上镀膜层的长边之间的距离为0.25-0.40mm，刻蚀层的短边与上镀膜层的短边之间的距离为0.20-0.35mm。其中，所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.25-0.35mm，刻蚀层的短边与镀膜层的短边之间的距离为0.20-0.30mm。其中，所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.40mm，刻蚀层的短边与镀膜层的短边之间的距离为0.35mm。其中，所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.30mm，刻蚀层的短边与镀膜层的短边之间的距离为0.25mm。其中，所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.25mm，刻蚀层的短边与镀膜层的短边之间的距离为0.20mm。其中，所述晶片本体的侧面、下表面分别设置有侧面镀膜层、下镀膜层。其中，所述上镀膜层、侧面镀膜层、下镀膜层均为镀银层，镀银层的厚度为3500-4500埃。其中，所述镀银层与所述晶片本体之间设置有镀铬层。其中，所述镀铬层的厚度为40~50埃。其中，所述晶片本体呈双凸形，晶片本体的长度为1.1-1.0mm，宽度为0.8-0.65mm。本技术的有益效果在于：本技术由于在刻蚀层尺寸小于上镀膜层的尺寸，刻蚀掉中间一部分镀膜材料，因此对高频率FDLD参数影响小，并且可提高产品品质稳定性。附图说明图1是本技术实施例一的结构示意图。图2是本技术实施例一所述晶片本体的剖视图。图3是本技术实施例二所述晶片本体的主视图。图4是本技术实施例二所述晶片本体的俯视图。图5是本技术实施例二所述晶片本体的右视图。附图标记为：1—晶片本体、11—上镀膜层、111—刻蚀层、12—侧面镀膜层、13—下镀膜层、14—镀铬层。具体实施方式为了便于本领域技术人员的理解，下层结合实施例及附图1-5对本技术作进一步的说明，实施方式提及的内容并非对本技术的限定。如图1-2所示为本技术所述一种高频率的石英晶体谐振器的实施例一，包括晶片本体1，晶片本体1的上表面设置有上镀膜层11，上镀膜层11中部开设有刻蚀层111，刻蚀层111的长边与上镀膜层11的长边之间的距离C为0.25-0.40mm，刻蚀层111的短边与上镀膜层11的短边之间的距离D为0.20-0.35mm。对镀于晶片上表面的上镀膜层11进行刻蚀处理，镀膜层进行刻蚀时，可以采用氩离子刻蚀，结合产品的生产成本、生产效率，可采用四次刻蚀的方式，前两次氢离子的速率相同，后两次速率依次降低，利用这种方式可以使镀膜层的致密性比较好，不会稀疏，从而能够降低产品的年老化率。本技术由于在刻蚀层111尺寸小于上镀膜层11的尺寸，刻蚀掉中间一部分镀膜材料，因此对高频率FDLD参数影响小，并且可提高产品品质稳定性。本实施例中，所述刻蚀层111的长边与所述镀膜层的长边之间的距离C为0.25-0.35mm，刻蚀层111的短边与镀膜层的短边之间的距离D为0.20-0.30mm。该范围内的晶片本体1对高频率FDLD参数影响小，并且可提高产品品质稳定性。本实施例中，所述刻蚀层111的长边与所述镀膜层的长边之间的距离C为0.40mm，刻蚀层111的短边与镀膜层的短边之间的距离D为0.35mm。该范围内的晶片本体1对高频率FDLD参数影响小，并且可提高产品品质稳定性。本实施例中，所述刻蚀层111的长边与所述镀膜层的长边之间的距离C为0.30mm，刻蚀层111的短边与镀膜层的短边之间的距离D为0.25mm。该范围内的晶片本体1对高频率FDLD参数影响小，并且可提高产品品质稳定性。本实施例中，所述刻蚀层111的长边与所述镀膜层的长边之间的距离C为0.25mm，刻蚀层111的短边与镀膜层的短边之间的距离D为0.20mm。该范围内的晶片本体1对高频率FDLD参数影响小，并且可提高产品品质稳定性。本实施例中，所述晶片本体1的侧面、下表面分别设置有侧面镀膜层12、下镀膜层13。侧面镀膜层12、下镀膜层13以及上镀膜层11的设置用于增强晶片本体1的导电性能。本实施例中，所述上镀膜层11、侧面镀膜层12、下镀膜层13均为镀银层，镀银层的厚度为3500-4500埃。镀银层作为电极使用，可以增强晶片本体1的导电性能，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器。优选的，所述镀银层的厚度均为3800-4200埃；更为优选的，所述镀银层的厚度均为3800埃；另一优选的，所述镀银层的厚度均为4000埃；另一优选的，所述镀银层的厚度均为4200埃。通过将镀银层的厚度控制在3500-4500埃，晶片本体1的导电性能最佳。本实施例中，所述镀银层与所述晶片本体1之间设置有镀铬层14。镀铬层14的设置使石英晶片与镀银层电极附着更牢固，不易脱落。本实施例中，所述镀铬层14的厚度为40~50埃。优选的，镀铬膜的厚度为42-48埃；更为优选的，镀铬膜的厚度为42埃；另一优选的，镀铬膜的厚度为45埃；另一优选的，镀铬膜的厚度为48埃。采用镀铬膜，并控制其厚度为40-50埃时，使得该石英晶振的电极附着更牢靠、产品老化率良好、并能够改善现有技术中存在的DLD不良现象。如图3-5所示为本技术所述一种高频率的石英晶体谐振器的实施例二，与上述实施例一的不同之处在于：所述晶片本体1呈双凸形，晶片本体1的长度A为1.1-1.0mm，宽度B为0.8-0.65mm。优选的，所述晶片本体1的长度A为1.08-1.02mm，宽度B为0.78-0.68mm；更为优选的，所述晶片本体1的长度A为1.08mm，宽度B为0.78mm；另一优选的，所述晶片本体1的长度A为1.05mm，宽度B为0.70mm；另一优选的，所述晶片本体1的长度A为1.02mm，宽度B为0.68mm。本技术所述的石英晶片能够满足石英晶体谐振器1612的要求，生产时能提高单位晶片的产出率，且能降低单位产出晶片的原材料和辅助材料的消耗，相应的生产本文档来自技高网...
【技术保护点】
一种高频率的石英晶体谐振器，包括晶片本体，其特征在于：晶片本体的上表面设置有上镀膜层，上镀膜层中部开设有刻蚀层，刻蚀层的长边与上镀膜层的长边之间的距离为0.25‑0.40mm，刻蚀层的短边与上镀膜层的短边之间的距离为0.20‑0.35mm。
【技术特征摘要】
1.一种高频率的石英晶体谐振器，包括晶片本体，其特征在于：晶片本体的上表面设置有上镀膜层，上镀膜层中部开设有刻蚀层，刻蚀层的长边与上镀膜层的长边之间的距离为0.25-0.40mm，刻蚀层的短边与上镀膜层的短边之间的距离为0.20-0.35mm。
2.根据权利要求1所述的一种高频率的石英晶体谐振器，其特征在于：所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.25-0.35mm，刻蚀层的短边与镀膜层的短边之间的距离为0.20-0.30mm。
3.根据权利要求1所述的一种高频率的石英晶体谐振器，其特征在于：所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.40mm，刻蚀层的短边与镀膜层的短边之间的距离为0.35mm。
4.根据权利要求1所述的一种高频率的石英晶体谐振器，其特征在于：所述刻蚀层的长边与所述镀膜层的长边之间的距离为0.30mm，刻蚀层的短边与镀膜层的短边之间的距离为0.25mm。
5.根据权...
【专利技术属性】
技术研发人员：杜自甫，
申请(专利权)人：广东惠伦晶体科技股份有限公司，
类型：新型
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。