存储设备制造技术

实施方式的存储设备提高存储器的可靠性。实施方式的存储设备包含：感测放大器电路(151)，连接于存储单元(MCk)；感测放大器电路(153)，经由选择电路(159)连接于感测放大器电路(151)；及电压供给电路(18)，经由选择电路159连接于感测放大器电路(153)；在读出动作时，基于参照数据写入前的存储单元(MCk)的输出信号的第1信号、及基于参照数据写入后的存储单元的输出信号的第2信号从选择电路(159)供给至感测放大器电路(153)，在测试动作时，基于存储单元(MCk)的输出信号的第3信号从选择电路(159)供给至感测放大器电路(153)，基于施加至电压供给电路(18)的端子(99)的电压的第4信号从选择电路(153)供给至感测放大器电路(153)。

【技术实现步骤摘要】
存储设备[相关申请]本申请享有以日本专利申请2018-131553号(申请日：2018年7月11日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种存储设备。
技术介绍
近年来，正在研究及开发MRAM(MagnetoresistiveRandomAccessMemory，磁阻式随机存取存储器)、ReRAM(Resistiverandom-accessmemory，阻变式随机存取存储器)及PCRAM(PhaseChangeRandomAccessMemory，相变随机存取存储器)之类的通过将存储元件的电阻状态与数据建立关联来存储数据的存储设备(电阻变化型存储器)。
技术实现思路
本实施方式的存储设备提高存储器的可靠性。本实施方式的存储设备包含：存储单元；第1感测放大器电路，电连接于所述存储单元；第2感测放大器电路，经由选择电路电连接于所述第1感测放大器电路；及电压供给电路，经由所述选择电路电连接于所述第2感测放大器电路，且包含第1端子；在所述存储单元的本文档来自技高网...

【技术保护点】
1.一种存储设备，具备：/n存储单元；/n第1感测放大器电路，电连接于所述存储单元；/n第2感测放大器电路，经由选择电路而电连接于所述第1感测放大器电路；及/n电压供给电路，经由所述选择电路而电连接于所述第2感测放大器电路，且包含第1端子；/n在所述存储单元的数据读出动作时，基于参照数据写入前的所述存储单元的输出信号的第1信号、及基于所述参照数据写入后的所述存储单元的输出信号的第2信号经由所述选择电路从所述第1感测放大器电路供给至所述第2感测放大器电路，所述第2感测放大器电路基于所述第1及第2信号，读出所述数据，且/n在对于所述存储单元的测试动作时，基于所述存储单元的输出信号的第3信号经由所述...

【技术特征摘要】
20180711 JP 2018-1315531.一种存储设备，具备：
存储单元；
第1感测放大器电路，电连接于所述存储单元；
第2感测放大器电路，经由选择电路而电连接于所述第1感测放大器电路；及
电压供给电路，经由所述选择电路而电连接于所述第2感测放大器电路，且包含第1端子；
在所述存储单元的数据读出动作时，基于参照数据写入前的所述存储单元的输出信号的第1信号、及基于所述参照数据写入后的所述存储单元的输出信号的第2信号经由所述选择电路从所述第1感测放大器电路供给至所述第2感测放大器电路，所述第2感测放大器电路基于所述第1及第2信号，读出所述数据，且
在对于所述存储单元的测试动作时，基于所述存储单元的输出信号的第3信号经由所述选择电路从所述第1感测放大器电路供给至所述第2感测放大器电路，基于施加至所述第1端子的第1电压的第4信号经由所述选择电路从所述电压供给电路供给至所述第2感测放大器电路，所述第2感测放大器电路基于所述第3及第4信号，输出所述存储单元的测试结果。


2.根据权利要求1所述的存储设备，还具备转换电路，
所述转换电路电连接于所述选择电路与所述第2感测放大器电路之间，且包含第1晶体管与第2晶体管，所述第1晶体管具有电连接于所述第2感测放大器电路的第1输入端子的第2端子，所述第2晶体管具有电连接于所述第2感测放...

【专利技术属性】
技术研发人员：滝泽亮介，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP