波峰因数降低电路和用于执行波峰因数降低的系统技术方案

本公开涉及波峰因数降低电路和用于执行波峰因数降低的系统。该波峰因数降低电路用于至少部分地基于输入信号提供交错输出，所述波峰因数降低电路包括：第一数字滤波器，被配置为至少部分地基于由缩放输入信号和否定限幅输入信号之和形成的求和信号来提供第一数字滤波器输出；第二数字滤波器，被配置为至少部分地基于限幅输入信号提供第二数字滤波器输出；和多路复用器，被配置为接收所述第一数字滤波器输出和所述第二数字滤波器输出并产生输出信号，其中所述输出信号的偶数样本选自所述第一数字滤波器输出，并且其中所述输出信号的奇数样本选自所述第二数字滤波器输出。

Peak factor reduction circuit and system for performing peak factor reduction

【技术实现步骤摘要】
波峰因数降低电路和用于执行波峰因数降低的系统
该文献一般地但非限制性地涉及集成电路，并且特别地但不限于用于波峰因数降低的集成电路和系统。
技术介绍
电信号有时可以包括可以是平均信号值的倍数的峰值。例如，当合成多个通道时，通道之间的相长干涉有时会产生大的峰值。具有过高或过大峰值的信号可能在电路设计中提出重大挑战。例如，如果放大器或其他电路元件没有足够的磁头空间来线性处理峰值，它将削减和扭曲信号。电信号中的峰值由信号的波峰因数描述，波峰因数是信号峰值与信号均方根(RMS)值之比。波峰因数降低(CFR)用于减少或消除信号峰值，从而简化了其他电路元件的设计考虑。
技术实现思路
根据一个方面，提供了一种波峰因数降低电路，该波峰因数降低电路用于至少部分地基于输入信号提供交错输出，所述波峰因数降低电路包括：第一数字滤波器，被配置为至少部分地基于由缩放的输入信号和否定限幅的输入信号之和形成的求和信号来提供第一数字滤波器输出；第二数字滤波器，被配置为至少部分地基于限幅的输入信号来提供第二数字滤波器输出；和多路复用器，被配置为接收所述第一数字滤波器输出和所述第二数字滤波器输出并产生输出信号，其中所述输出信号的偶数样本选自所述第一数字滤波器输出，并且其中所述输出信号的奇数样本选自所述第二数字滤波器输出。在一个实施例中，其中所述第二数字滤波器包括中心延迟电路。在一个实施例中，所述波峰因数降低电路还包括削波电路以至少部分地基于所述输入信号产生所述限幅的输入信号。在一个实施例中，所述波峰因数降低电路还包括缩放器电路，所述缩放器电路被配置为使所述输入信号加倍以产生所述缩放的输入信号。在一个实施例中，所述波峰因数降低电路还包括否定电路，所述否定电路被配置为接收所述限幅的输入信号并产生所述否定限幅的输入信号。在一个实施例中，所述波峰因数降低电路还包括求和器电路，以至少部分地基于所述否定限幅的输入信号和所述缩放的输入信号之和产生求和信号，其中所述求和信号被提供给所述第一数字滤波器。在一个实施例中，其中所述第一数字滤波器包括插值滤波器。根据本技术的另一方面，提供了一种用于执行波峰因数降低的系统，该系统包括：用于执行第一数字滤波器的构件，该构件至少部分地基于由缩放的输入信号和否定限幅的输入信号之和形成的求和信号来产生第一滤波器输出信号；用于执行第二数字滤波器的构件，该构件所述第二数字滤波器至少部分地基于限幅的输入信号产生第二滤波器输出信号；和用于交错所述第一滤波器输出信号和所述第二滤波器输出信号以产生降低的波峰因数输出信号的构件。在一个实施例中，其中用于执行第二数字滤波器的构件包括中心延迟电路。在一个实施例中，用于执行波峰因数降低的系统还包括用于使所述输入信号加倍以产生所述缩放的输入信号的构件。在一个实施例中，用于执行波峰因数降低的系统还包括用于至少部分地基于所述输入信号产生所述限幅的输入信号的构件。在一个实施例中，用于执行波峰因数降低的系统还包括用于至少部分地基于所述否定限幅的输入信号和所述缩放的输入信号的总和来产生求和信号的构件，其中所述求和信号被提供给所述第一数字滤波器。在一个实施例中，其中执行所述第一数字滤波器包括插入所述求和信号以增加所述求和信号的采样率。附图说明在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。附图通过示例而非通过限制的方式示出了本文件中讨论的各种实施例。图1是示出用于实现CFR的电路的一个示例的图。图2示出了由CFR电路和低通半带滤波器(HBF)实现的双工CFR布置。图3是双工CFR布置的另一示例，示出了附加部件。图4是双工CFR布置的又一示例，示出了CFR电路的另一示例配置。图5是示出包括可以实现如本文所述的CFR的DAC电路的电路的一个示例的图。图6是示出可以被执行以实现双工CFR布置的处理流程的一个示例的流程图。图7示出了示出由剪辑和滤波器CFR布置和双工CFR布置产生的误差矢量幅度(EVM)的曲线图。图8是示出夹子和滤波器CFR布置和双工CFR布置的互补累积密度函数(cCDF)的曲线图。图9是比较由限幅滤波器CFR布置和双工CFR布置处理的信号的频谱密度的曲线图。图10是比较EVM乘以双工CFR布置和夹子和滤波器布置的频率的曲线图。图11是示出计算设备硬件架构的框图，在该架构内可以执行一组或一系列指令以使机器执行本文所讨论的任何一种方法的示例。具体实施方式CFR电路和方法(通常称为CFR)平衡了复杂性和成本与性能，其中CFR的性能可以通过其对输入信号引起的失真量来测量，例如误差矢量幅度(EVM)。虽然通常成本较高，但是可获得相对高性能的CFR，例如具有相对低的EVM。一些CFR技术，例如简单的剪辑和滤波器技术，可以以较低的成本和复杂性实现，然而，这些技术的性能通常较低(例如，EVM通常较高)。这里描述的示例涉及CFR电路和方法，其平衡了低成本和复杂性以及增强的性能。在一些示例中，通过向实现数字滤波器的电路添加少量组件和/或操作来实现双工CFR布置。图1是示出双工CFR布置100的一个示例的图。双工CFR布置100实现峰值抵消CFR技术。双工CFR布置100接收数字输入信号(IN)。输入信号被提供给削波电路102，该削波电路102从输入信号中截取峰值以产生限幅输入信号(CIS)。削波电路102可以是硬限制的或软限制的、实数或复数、笛卡尔坐标或极坐标，并且在一些示例中，可以是时不变的或不是时不变的。在一些示例中，削波电路102被限制为高于输入信号平均值约13dB。输入信号也被提供给否定电路105，其产生作为输入信号的反相的否定信号(NS)。求和器电路104接收限幅输入信号和否定信号，并产生和信号(SS)。求和信号实际上是输入信号减去限幅输入信号。求和信号被提供给半带高通数字滤波器108。滤波器108可以是任何合适类型的数字滤波器，包括例如无限脉冲响应(IIR)滤波器，有限脉冲响应(FIR)滤波器等，并可以具有任何合适的数量或抽头以及任何合适的截止频率。在一些示例中，滤波器108是内插滤波器，其中滤波器108的输出具有大于滤波器108的输入的采样率，例如，两倍。滤波器108的输出可以是或包括一组消除脉冲，当将其添加到输入信号或输入信号的低通滤波版本时，减小输出处的波峰因数。输入信号也提供给半频带低通数字滤波器106。滤波器106可以是任何合适类型的数字滤波器，包括例如无限脉冲响应(IIR)滤波器、有限脉冲响应(FIR)滤波器等，并可以具有任何合适的数量或抽头以及任何合适的截止频率。在一些示例中，滤波器106、108是互补的，每个滤波器覆盖输入信号的频带的一半。例如，低通滤波器106和高通滤波器108可以具有相同或相似的截止频率。各个滤波器106、108的输出在求和器110处求和，以产生输出信号(OUT)。在求和器110处的求和可以将在高通滤波器108的本文档来自技高网...

【技术保护点】
1.一种波峰因数降低电路，其特征在于，该波峰因数降低电路用于至少部分地基于输入信号提供交错输出，所述波峰因数降低电路包括：/n第一数字滤波器，被配置为至少部分地基于由缩放的输入信号和否定限幅的输入信号之和形成的求和信号来提供第一数字滤波器输出；/n第二数字滤波器，被配置为至少部分地基于限幅的输入信号来提供第二数字滤波器输出；和/n多路复用器，被配置为接收所述第一数字滤波器输出和所述第二数字滤波器输出并产生输出信号，其中所述输出信号的偶数样本选自所述第一数字滤波器输出，并且其中所述输出信号的奇数样本选自所述第二数字滤波器输出。/n

【技术特征摘要】
20180219 US 15/899,1771.一种波峰因数降低电路，其特征在于，该波峰因数降低电路用于至少部分地基于输入信号提供交错输出，所述波峰因数降低电路包括：
第一数字滤波器，被配置为至少部分地基于由缩放的输入信号和否定限幅的输入信号之和形成的求和信号来提供第一数字滤波器输出；
第二数字滤波器，被配置为至少部分地基于限幅的输入信号来提供第二数字滤波器输出；和
多路复用器，被配置为接收所述第一数字滤波器输出和所述第二数字滤波器输出并产生输出信号，其中所述输出信号的偶数样本选自所述第一数字滤波器输出，并且其中所述输出信号的奇数样本选自所述第二数字滤波器输出。


2.根据权利要求1所述的波峰因数降低电路，其特征在于，所述第二数字滤波器包括中心延迟电路。


3.根据权利要求1所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括削波电路以至少部分地基于所述输入信号产生所述限幅的输入信号。


4.根据权利要求1所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括缩放器电路，所述缩放器电路被配置为使所述输入信号加倍以产生所述缩放的输入信号。


5.根据权利要求4所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括否定电路，所述否定电路被配置为接收所述限幅的输入信号并产生所述否定限幅的输入信号。


6.根据权利要求4所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括求和器电路，以至少部分地基于所述否定限幅的输入信号和所述缩放的输...

【专利技术属性】
技术研发人员：J·C·坎普，
申请(专利权)人：美国亚德诺半导体公司，
类型：新型
国别省市：美国;US