半导体结构制造技术

本揭露描述一种穿隧场效晶体管装置，其包含P‑I‑N异质接面结构。高介电常数介电层与金属栅极围绕本质通道层，中间层位在高介电常数介电层与P‑I‑N异质接面的本质通道层之间。在陷阱辅助穿隧效应下，中间层避免了电荷载子经由高介电常数介电层，到达穿隧效应发生的界面，因而减少了关闭状态下的电流泄漏。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本专利技术实施例相关于数种半导体结构，这些半导体结构减少陷阱辅助穿隧的泄漏。
技术介绍
金属氧化半导体场效晶体管(Metal-oxide-semiconductorField-EffectTransistor，MOSFET)长期下来一直是集成电路一门很重要的技术。MOSFET可以工作在三种不同的区间，取决于MOSFET的栅极电压Vg和源极-漏极电压Vds。这三个工作区间包含线性区，饱和区与次临界区。次临界区是当栅极电压Vg小于阀值电压Vt时所表现的工作区间。次临界摆幅(Sub-thresholdSwing)表现开关晶体管电流至截止的容易性，对于MOSFET装置是测定速度和功率的一个重要因子。次临界摆幅可通过m*kT/q表示，其中m是一个与电容相关的参数。在室温下，传统MOS装置的次临界摆幅具有一60mV/decade(kT/q)的限制，而室温更因此限制了工作电压VDD与阀值电压Vt的大小。此限制来自于载子的飘移-扩散传输机制。由于这个原因，现存典型的MOS装置在室温下，开关不能快过60mV/decade。这个60mV/decade的次临界摆幅限制，也适用在鳍式场效晶体管，或是绝缘体覆硅(Silicon-On-Insulator，SOI)装置上的超薄体MOSFET。因此，对通道具有更好的栅极控制能力，则对在SOI上更新型的超薄体MOSFET或是鳍式场效晶体管，可以达到更接近但不小于60mV/decade限制的次临界摆幅。面对此一限制，达到在低的工作电压更快速的进行开关，对未来的纳米装置是很有挑战性的。>穿隧场效晶体管(TunnelField-EffectTransistor，TFET)是一更新型的晶体管。TFET的开关是通过位障来调变量子穿隧效应。因为这样，TFET不再被热力学的马克斯威尔-波兹曼载子的尾巴(Maxwell-Boltzmanntailsofcarriers)给限制，在室温下受此热力学限制的载子，会使得MOSFET次临界摆幅的电流，受限于60mV/decade。
技术实现思路
本揭露技术涵盖多种半导体结构，这些半导体结构具有一个被掺杂为第一导电类型的第一半导体层，一个与第一半导体层分开，被掺杂为第二导电类型的第二半导体层，一个同时接触第一半导体层与第二半导体层的第三半导体层，一个与第三半导体层相邻的栅极结构，以及一个位于第三半导体层与栅极结构之间，并与第三半导体层不同材料的第四半导体层。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本揭露的各方面。在附图中，除非上下文另有说明，否则相同的附图标记表示相似的元件或步骤。附图中元件的尺寸和相对位置不一定按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的元件。图1到图5根据本揭露的实施方式绘示穿隧场效晶体管(TFET)结构；图6是实施例加工步骤的实施例流程图，根据本揭露的一实施方式；以及图7A-图7H绘示在不同加工阶段的晶圆，经由图6的实施例步骤。具体实施方式本揭露技术针对穿隧场效晶体管(TFET)，这些TFET具有一种半导体材料的中间层，中间层位在通道层与栅极结构之间。一个TFET包含一个第一导电类型的源极，一个第二导电类型的漏极，一个本质或非故意被掺杂的通道，一个相邻于通道的栅极，此通道包含一个栅极电极与一个高介电常数栅极介电质，以及一个中间层，中间层位在高介电常数栅极介电质与通道之间。在一实施方式，中间层的材料，相较于通道的材料，具有较宽的能隙。在通道与高介电常数栅极介电质之间额外中间层的存在，增加了陷阱穿隧(Trap-AssistedTunneling，TAT)效应发生时，电荷载子经由通道到达半导体/介电质接面界面的物理距离，也增加陷阱穿隧的能量位障。同时，从源极到漏极，经由通道，主要的能带对能带穿隧(BandtoBandTunneling，BTBT)效应不受额外的中间层影响，因为中间层不在能带对能带穿隧的路径上。当陷阱穿隧效应被抑制，TFET的次临界摆幅(SubthresholdSwing，SS)减少，关闭状态的电流(即泄漏的电流)被减少。一个核壳TFET结构的实施例，包含一个基板，在基板上的一个第一III-V族化合物半导体材料(例如砷化铟)基础层。一个III-V族半导体化合物的材料是一种化学化合物，具有至少一个十三族元素(周期表上第十三族的化学元素，又称硼族元素)与至少一个十五族元素(周期表上第十五族的化学元素，又称氮族元素)。纳米线的核结构形成在基础层之上。此核结构包含在基础层之上的一个第一III-V族材料砷化铟漏极结构，在漏极结构之上的一个第二III-V族材料(例如锑化镓)阻障层，以及在阻障层之上的一个第三III-V族材料(例如砷化铟)通道层。一个III-V族材料(例如砷化铟)通道层围绕并接触源极结构与漏极结构。一种半导体材料(例如砷化镓或磷化铟)中间层围绕通道层。一个栅极结构围绕中间层。砷化镓或磷化铟的中间层，相较于砷化铟的通道层，具有一大的导电带偏移ΔEc。漏极结构被掺杂为第一导电类型(例如N型)，而源极结构被掺杂为第二导电类型(例如P型)。通道层是本质或非故意被掺杂(UnintentionallyDoped，UID)，例如N型。在基板上，一个轴向直立式TFET结构的实施例，包含一个基板与一个第一III-V族化合物半导体材料(例如P掺杂氮化镓)的基础层。一个第一III-V族材料(例如P掺杂氮化镓)的纳米线源极结构形成于基础层之上。一个第二III-V族材料(例如本质或非故意被掺杂氮化铟或氮化铟镓)的纳米线通道层形成于源极结构之上。一个III-V族材料(例如N掺杂氮化镓)的纳米线漏极结构形成于通道层之上。一种半导体材料的中间层至少围绕通道层。中间层的材料，相较于氮化铟或氮化铟镓的通道层，具有一大的导电带偏移(ΔEc)。举例来说，中间层是氮化铝。一个栅极结构围绕中间层。中间层分开栅极结构与通道层。在这些案例，栅极结构也相邻于源极结构或漏极结构，中间层也延伸至源极结构或漏极结构，使栅极结构与它们分开。中间层的材料，相较于通道层与相应相邻于栅极结构的源极或漏极结构的一材料，具有一大的导电带偏移(ΔEc)。此外，在这些案例，中间层也接触一或多个源极或漏极，而中间层的材料，相较于一或多个源极或漏极，具有较通道层宽的一能隙。这表示，中间层相较于通道层，具有较大的穿隧位障，使得能带对能带穿隧通过通道层而非中间层发生。在上述的实施例，核壳TFET包含一个侧向穿隧，而轴向TFET包含一个垂直穿隧。在其他的实施例，核壳TFET具有垂直能带对能带穿隧，或是一轴向TFET具有侧向能带对能带穿隧，都是可能的，并被包含在本揭露。位于该栅极与通道层之间的中间层，也能在TFET装置使用，TFET装置包含多个垂直与侧向穿隧的成分。举例来说，在基板上，一个侧向轴向TFET结构的实施例包含一个基板，一个源极区，一个通道区，与一个漏极区。通道区被侧向定位在源极区与漏极区之间。栅极结构被定位相邻于通道区。中间层被定位在栅极结构与通道区之间。中间层的材料，相较于通本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包含：/n一第一半导体层，被掺杂为一第一导电类型；/n一第二半导体层，被掺杂为一第二导电类型，且该第二半导体层与该第一半导体层分开；/n一第三半导体层，接触该第一半导体层与该第二半导体层；/n一栅极结构，与第三半导体层相邻；以及/n一第四半导体层，位于该第三半导体层与该栅极结构之间，且该第四半导体层具有与该第三半导体层不同的一半导体材料。/n

【技术特征摘要】
20180629 US 62/692,245;20181116 US 16/194,1401.一种半导体结构，其特征在于，包含：
一第一半导体层，被掺杂为一第一导电类型；
一第二半导体...

【专利技术属性】
技术研发人员：堤姆斯·文森，荷尔本·朵尔伯斯，麦特西亚斯·帕斯拉克，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71