半导体装置制造方法及图纸

本发明专利技术提供一种抑制了逻辑电路的特性变动的半导体装置。半导体装置具有：半导体基板；第一标准单元，具备第一有源区域(ASC21)以及第二有源区域(ASC22)；以及电源开关电路，该电源开关电路具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成在半导体基板上的第一布线与第二布线之间，上述第一缓冲器与第一开关晶体管的栅极连接，并具备第三有源区域(ABU21)以及第四有源区域(ABU22)。在俯视时，第一缓冲器与第一标准单元在第一方向上邻接，在与第一方向不同的第二方向上第一有源区域(ASC21)的配置与第三有源区域(ABU21)的配置相互一致，在第二方向上第二有源区域(ASC22)的配置与第四有源区域(ABU22)的配置相互一致。

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
在半导体装置中包含有各种电路区域，作为电路区域的一个例子有标准单元(Standardcell)区域。在标准单元区域包含各种逻辑电路以及电源开关电路。电源开关电路例如设置在所供给的Vdd的电位的电源布线与向逻辑电路的晶体管供给VVdd的电源的布线之间，切换针对该晶体管的VVdd的电源电位的供给的开/关。通过使用电源开关电路，在无需使逻辑电路动作时断开电源供给，并抑制在构成逻辑电路的晶体管中产生的漏电电流，而能够减少消耗电力。专利文献1：美国专利第7142019号说明书专利文献2：美国专利申请公开第2017/0331472号说明书专利文献3：日本特开2014-072488号公报专利文献4：国际公开第2017/208888号专利文献5：日本特开2011-049477号公报然而，存在在电源开关电路的周边的逻辑电路中产生特性变动，而该逻辑电路的特性不满足所希望的规格的情况。
技术实现思路
本专利技术的目的在于提供一种具有抑制了特性变动的逻辑电路的半导体装置。公开的技术所涉及的半导体装置具有：半导体基板；第一标准单元，具备第一有源区域和第二有源区域；以及电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成在上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域。在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，在与上述第一方向不同的第二方向上上述第一有源区域的配置与上述第三有源区域的配置相互一致，在上述第二方向上上述第二有源区域的配置与上述第四有源区域的配置相互一致。根据公开的技术，能够抑制逻辑电路的特性变动。附图说明图1是表示第一实施方式的半导体装置的布局的图。图2是放大表示标准单元区域的一部分的图。图3是表示电源开关电路的结构的电路图。图4A是表示第一缓冲器的结构的电路图。图4B是表示第二缓冲器的结构的电路图。图5是表示俯视时的第一实施方式中的阱的结构的图。图6是表示俯视时的第一实施方式中的有源区域与元件分离区域的关系的图。图7是表示俯视时的第一实施方式中的鳍片、栅电极以及本地布线的结构的图。图8是表示俯视时的第一实施方式中的第一布线层与栅电极以及本地布线的关系的图。图9是表示俯视时的第一实施方式中的第二布线层与第一布线层的关系的图。图10是表示第一实施方式所涉及的半导体装置的结构的剖视图(其1)。图11是表示第一实施方式所涉及的半导体装置的结构的剖视图(其2)。图12是表示第一实施方式所涉及的半导体装置的结构的剖视图(其3)。图13是表示俯视时的第二实施方式中的阱的结构的图。图14是表示俯视时的第二实施方式中的有源区域与元件分离区域的关系的图。图15是表示俯视时的第二实施方式中的鳍片、栅电极以及本地布线的结构的图。图16是表示俯视时的第二实施方式中的第一布线层与栅电极以及本地布线的关系的图。图17是表示俯视时的第二实施方式中的第二布线层与第一布线层的关系的图。图18是表示第二实施方式的半导体装置的结构的剖视图。图19是表示俯视时的第三实施方式中的鳍片、栅电极以及本地布线的结构的图。图20是表示俯视时的第三实施方式中的第一布线层与栅电极以及本地布线的关系的图。图21是表示俯视时的第三实施方式中的第二布线层与第一布线层的关系的图。图22是表示第三实施方式的半导体装置的结构的剖视图。图23是表示俯视时的第四实施方式中的鳍片、栅电极以及本地布线的结构的图。图24是表示俯视时的第四实施方式中的第一布线层与栅电极以及本地布线的关系的图。图25是表示俯视时的第四实施方式中的第二布线层与第一布线层的关系的图。图26是表示第四实施方式的半导体装置的结构的剖视图。具体实施方式本专利技术人为了阐明在以往的半导体装置中存在逻辑电路不正常动作的情况的理由而进行了深入研究。其结果，明确了在电源开关电路与设置逻辑电路的标准单元之间，在它们所包含的有源区域的配置上存在设计上的差异的情况下，存在标准单元的晶体管产生特性变动的情况。例如，在与电源开关电路和标准单元所排列的方向正交的方向上，在有源区域的尺寸、有源区域间的距离上存在设计上的偏差的情况下，存在在制造工序中晶体管中产生特性变动的情况。由于这样的晶体管的特性变动，存在在逻辑电路中得不到所期待的特性的情况。本专利技术人基于这些见解进一步进行深入研究的结果，明确了在与标准单元邻接的区域设置与标准单元的有源区域配置一致的有源区域对于抑制特性变动有效。以下，参照附图对实施方式进行具体说明。(第一实施方式)首先，对第一实施方式进行说明。图1是表示第一实施方式所涉及的半导体装置的布局的图。图2是放大表示标准单元区域的一部分的图。如图1所示，第一实施方式的半导体装置100包含多个标准单元区域1以及配置于其周边的输入输出(I/O)单元区域2。如图2所示，在标准单元区域1，包含多个标准单元11以及多个电源开关电路12。标准单元11包含NAND电路、反相器电路等各种逻辑电路。在标准单元区域1，配置有向标准单元11供给接地电位的Vss布线以及供给电源电位的VVdd布线。在本实施方式中，在俯视时，Vss布线以及VVdd布线沿X方向延伸，在与X方向正交的Y方向上反复配置有这些结构。标准单元11例如在俯视时配置于VVdd布线与Vss布线之间。在这里，将邻接的Vss布线与VVdd布线之间的Y方向的距离称为高度。在标准单元11、电源开关电路12的Y方向的尺寸为1个高度的情况下，将它们称为单高度单元。另外，在标准单元11、电源开关电路12的Y方向的尺寸为2个高度以上的情况下，将它们称为多高度单元，特别是在为2个高度的情况下，称为双高度单元。在图2所示的布局中，在标准单元区域1交替地配置有在俯视时沿X方向延伸的多个Vss布线、以及沿X方向延伸的VVdd布线。另外，在配置于标准单元区域1的电源开关电路12中配置Vdd布线。另外，标准单元区域1在与沿X方向延伸的Vss布线、VVdd布线以及电源开关电路12中的Vdd布线不同的布线层上配置有沿Y方向延伸的多个Vss布线、多个VVdd布线以及多个Vdd布线。沿X方向延伸的Vss布线经由导通孔13与沿Y方向延伸的Vss布线连接。沿X方向延伸的VVdd布线经由导通孔13与沿Y方向延伸的VVdd布线连接。电源开关电路12中的Vdd布线经由导通孔13与沿Y方向延伸的Vdd布线连接。此外，电源开关电路12中的Vdd布线可以形成于与沿X方向延伸的Vss布线以及VVdd布线不同的布线层，也可以形成于相同的布线层。电源开关电路12例如横跨Vss布线配置于2个VVdd布线之间。换句话说，该电源开关电路12是双高度单元。本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，/n半导体基板；/n第一标准单元，具备第一有源区域和第二有源区域；以及/n电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成于上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域，/n在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，/n在与上述第一方向不同的第二方向上，上述第一有源区域的配置与上述第三有源区域的配置相互一致，/n在上述第二方向上，上述第二有源区域的配置与上述第四有源区域的配置相互一致。/n

【技术特征摘要】
20180625 JP 2018-1198191.一种半导体装置，其特征在于，
半导体基板；
第一标准单元，具备第一有源区域和第二有源区域；以及
电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成于上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域，
在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，
在与上述第一方向不同的第二方向上，上述第一有源区域的配置与上述第三有源区域的配置相互一致，
在上述第二方向上，上述第二有源区域的配置与上述第四有源区域的配置相互一致。


2.根据权利要求1所述的半导体装置，其特征在于，
上述电源开关电路具有对上述第一缓冲器供给基板电位的第一阱抽头，
在俯视时，在上述第一阱抽头与上述第一标准单元之间配置有上述第一缓冲器。


3.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，上述第一有源区域与上述第二有源区域在上述第二方向上排列配置，
在俯视时，上述第三有源区域与上述第四有源区域在上述第二方向上排列配置。


4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
具有第二标准单元，该第二标准单元具备第五有源区域和第六有源区域，
在俯视时，上述电源开关电路位于上述第一标准单元与上述第二标准单元之间，
上述电源开关电路具备第二开关晶体管和第二缓冲器，其中，上述第二开关晶体管连接在上述第一布线与上述第二布线之间，上述第二缓冲器与上述第二开关晶体管的栅极连接，并具备第七有源区域和第八有源区域，
在俯视时，上述第二缓冲器与上述第二标准单元在上述第一方向上邻接，
在上述第二方向上，上述第五有源区域的配置与上述第七有源区域的配置相互一致，
在上述第二方向上，上述第六有源区域的配置与上述第八有源区域的配置相互一致。


5.根据权利要求4所述的半导体装置，其特征在于，
上述电源开关电路具有对上述第二缓冲器供给基板电位的第二阱抽头，

【专利技术属性】
技术研发人员：王文桢，武野纮宜，冈本淳，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：日本;JP