一种无掺杂晶体管器件制作方法技术

本发明专利技术公开了一种无掺杂晶体管器件制作方法。该方法通过在衬底上形成的半导体结构上沉积第一接触孔刻蚀停止层，然后在其上沉积第一层层间介质层并进行CMP平坦化，定义源漏(SD)电极金属接触图形，并进行接触孔光刻及刻蚀，最后沉积源漏接触金属和局部互联金属。上述工艺可以应用在前栅工艺中和后栅工艺中。应用在后栅工艺中时，首先形成假栅，然后在后续工艺中去除沟槽中的假栅电极材料，并在其中沉积栅介质、金属栅及互连引线金属。本方法能够有效避免侧墙侧壁表面上沉积不必要的源漏金属导致的寄生电容问题。

A fabrication method of undoped transistor device

【技术实现步骤摘要】
一种无掺杂晶体管器件制作方法
本专利技术涉及碳纳米管CMOS集成电路工艺，特别涉及一种无掺杂薄膜晶体管制作方法。
技术介绍
随着半导体技术向下持续微缩到3nm以下技术节点，硅基集成电路极有可能会达到硅材料以及物理量子力学的极限。微电子学的继续发展，迫切需要寻找新的更有潜力和优势的材料来代替硅材料，突破摩尔定律的极限。碳纳米管(CNTs)具有超高的载流子迁移率和平均自由程、纳米尺度的管径，可以用来构建速度更快、功耗更低、尺寸更小的纳米场效应晶体管，因此碳纳米管(CNTs)电子学被认为是最有可能取代硅基CMOS器件、延续摩尔定律的未来信息技术之一。与主流的硅基半导体技术相比，碳纳米管器件最大的困难之一便在于无法采用硅基技术中经常使用的离子注入工艺来调控晶体管类型和控制阈值电压，实现对晶体管器件的有效调节，因此开发新型的器件控制技术便成为碳纳米管器件的核心所在。当前已经在实验室实现了碳管无掺杂高性能完美对称的CMOS电路，并用比CMOS逻辑效率更高的传输晶体管逻辑设计并实现了纳米运算器所需的全部电路。这种“无掺杂”(DopingFree)的碳纳米管CMOS工艺通过控制源漏接触金属材料钪(Sc)或钯(Pd)或其他金属可以达到选择性地向碳管注入电子或空穴，能够有效调控并制备高性能的n型与p型碳纳米管场效应晶体管。不同于当前主流的硅基集成电路，碳纳米管器件整个制造过程中都无需引入离子注入进行掺杂调节，因此被称为“无掺杂”碳纳米管CMOS技术。当在同一根碳纳米管上分别溅射Pd电极和Sc电极，两个Pd电极之间的器件就是P型，两个Sc电极之间的器件则是N型。这一方法能够直接实现对晶体管器件的调控，大大节省了工艺步骤，降低了生产成本。尽管具有相当多的技术优势，但在碳纳米管源漏接触金属形成过程中，侧墙表面上也将溅射上一层金属。对于硅基器件而言，源漏金属经过退火可以与硅衬底形成硅化物材料，经过后续的湿法清洗工艺将侧墙表面上沉积的源漏金属去除掉。而对于碳纳米管器件来说，源漏接触区的金属无法与下面的碳纳米管形成类似硅化物之类的合金，使得其表现出与侧墙表面金属类似的特征，采用常规的干法或湿法刻蚀技术都难以在二者间获得非常高的选择性，进而去除侧墙侧壁表面沉积的金属材料。源漏优先制造的方式即先定义好源漏然后再形成栅结构，可以解决上述问题，但是无法实现可有效调控的栅极工艺，其对准偏差成为随后一系列集成工艺的固有问题。而采用常规的光刻技术来定义源漏区域，会导致有源区出现不可控的对准偏差问题，特别是对更小的器件尤其如此。随后的干法或湿法刻蚀技术无法确保仅仅保留特定区域的源漏金属材料，而在去除侧墙侧壁表面金属的同时，也将去除平面上源漏区域的金属材料。因此，有效制造源漏接触金属，成为碳纳米管器件相比于传统硅基器件制造过程中最大的不同之一，而与之相应面临的最大挑战便在于以高效的方法、自对准地形成源漏接触金属，这已经成为制约碳纳米管器件向前发展的重大障碍。
技术实现思路
本专利技术提供了一种自对准接触孔工艺，将源漏接触用到的金属电极沉积其中，便能够以无掺杂的方式成功制备晶体管，同时有效地避免了采用常规的源漏接触金属形成技术在侧墙上生长的金属层难以高效去除的问题。这一方法，不仅可应用于前栅结构也可以直接应用于高K金属栅后栅结构中，具有极大的适用性。本专利技术的内容如下所示：一种无掺杂晶体管器件的制作方法，其特征在于采用前栅工艺制作该晶体管器件，包括以下步骤：S1：在衬底上沉积一半导体层，并在半导体层上形成包括侧墙和栅电极的栅极结构；S2：在半导体层和所述栅极结构上沉积接触孔刻蚀停止层，并定义器件的电学隔离图形；S3：在所述接触孔刻蚀停止层上沉积层间介质层ILD0，然后对上述层间介质层ILD0进行平坦化，并准确停止在栅极结构上方的一定厚度；S4：对接触孔光刻及刻蚀后，沉积源漏接触金属和局部互连材料，然后进行接触孔平坦化。本专利技术另一方面可以采用后栅工艺制作该无掺杂晶体管器件，在步骤S1中形成的栅极结构为假栅结构，以其中步骤S2中的接触孔刻蚀停止层作为第一接触孔刻蚀停止层定义器件的电学隔离图形，其中步骤S3进一步按照以下步骤进行：S3-1：在所述第一接触孔刻蚀停止层上沉积第一层间介质层ILD0，然后对第一层间介质层ILD0进行平坦化，并精确停止在假栅电极上；S3-2：去除侧墙之间的假栅电极，直到暴露出半导体层并进行清洗，然后在上述沟槽结构中依次沉积栅介质、金属栅和引线金属层，并对上述填充后的栅电极堆叠结构进行平坦化处理；S3-3：去除上述沟槽顶部结构中的部分金属层，在其中沉积第二接触孔刻蚀停止层，并进行平坦化，随后沉积第二层间介质层ILD1。优选地，步骤S1中的栅电极包括栅介质、金属栅和引线金属层的叠层。优选地，所述栅介质材料可以为传统的栅氧化层如氧化硅、氮氧化硅，也可以为高K材料如氧化铪、氧化锆、氧化钇、氧化钽、氧化铝、氧化镧或氧化镧铝等。优选地，所述半导体层为碳纳米管薄膜、应变硅或锗、量子阱、三五族化合物半导体、二维材料如石墨烯、二硫化钼、黑磷。优选地，所述半导体层包括平行排列整齐的碳纳米管阵列、碳纳米管自组装薄膜、碳纳米管网络状阵列以及或彼此任由上述多种方式组合的碳纳米管复合薄膜。优选地，在步骤S1中半导体层可以在衬底上直接形成，也可以通过在衬底上预先做出的图形中沉积而成。优选地，其中所述引线金属层选自钨(W)、铝(Al)、镍(Ni)、钴(Co)、铜(Cu)。优选地，步骤S1中在干法刻蚀形成栅极结构后，采用湿法清洗工艺去除侧壁及平面上的聚合物及颗粒，同时保留一定厚度的栅介质层或沉积一层薄膜保护层，以防止半导体层受到损伤。优选地，其中所述接触孔刻蚀停止层选自氧化硅、碳化硅、氮化硅、氮氧化硅。优选地，其中所述接触孔刻蚀停止层可以应用应变硅技术，优选应用氮化硅应变技术。优选地，其中步骤S4中的接触孔光刻可以采用一步光刻即源漏接触金属、栅极引线金属及接触孔互连金属三个区域一次形成光刻图形，或者采用两步光刻即先形成源漏接触区域的光刻图形，再形成栅极引线金属及接触孔互连金属两个区域的光刻图形。优选地，在步骤S4中进行接触孔刻蚀时，首先通过干法刻蚀去除大部分刻蚀停止层，然后再通过调整干法刻蚀或湿法刻蚀工艺或原子层刻蚀(ALE)或脉冲等离子体刻蚀或其他刻蚀去除余下的刻蚀停止层。优选地，在步骤S4中在所述接触孔刻蚀后，局部互连金属材料沉积之前，优先在接触孔中沉积源漏接触金属。优选地，步骤S4中的源漏接触金属选自钯、钪、镍铂合金、钛、钛钯、钴、钇、铝、钼金属或其合金或多层金属堆叠材料。本专利技术提出了一种新型的无掺杂晶体管器件制作工艺，可以采用前栅工艺，也可将高K金属栅后栅工艺和自对准接触孔工艺相结合，在接触孔形成后填充源漏接触金属，从而能够从根本上避免采用常规的源漏接触形成技术时在侧墙上生长金属层而难以高效去除的问题。附图说明通过以下参照附图对本专利技术实施例进行描述，本本文档来自技高网...

【技术保护点】
1.一种无掺杂晶体管器件的制作方法，其特征在于采用前栅工艺制作该晶体管器件，包括以下步骤：/nS1：在衬底(101)上沉积一半导体层(102)，并在半导体层上形成包括侧墙(103)和栅电极的栅极结构；/nS2：在半导体层(102)和所述栅极结构上沉积接触孔刻蚀停止层(107)，并定义器件的电学隔离图形；/nS3：在所述接触孔刻蚀停止层(107)上沉积层间介质层ILD0(108)，然后对上述层间介质层ILD0(108)进行平坦化，并准确停止在栅极结构上方的一定厚度；/nS4：对接触孔光刻及刻蚀后，沉积源漏接触金属和局部互连材料，然后进行接触孔平坦化。/n

【技术特征摘要】
1.一种无掺杂晶体管器件的制作方法，其特征在于采用前栅工艺制作该晶体管器件，包括以下步骤：
S1：在衬底(101)上沉积一半导体层(102)，并在半导体层上形成包括侧墙(103)和栅电极的栅极结构；
S2：在半导体层(102)和所述栅极结构上沉积接触孔刻蚀停止层(107)，并定义器件的电学隔离图形；
S3：在所述接触孔刻蚀停止层(107)上沉积层间介质层ILD0(108)，然后对上述层间介质层ILD0(108)进行平坦化，并准确停止在栅极结构上方的一定厚度；
S4：对接触孔光刻及刻蚀后，沉积源漏接触金属和局部互连材料，然后进行接触孔平坦化。


2.如权利要求1所述的无掺杂晶体管器件的制作方法，其特征在于，采用后栅工艺制作该无掺杂晶体管器件，在步骤S1中形成的栅极结构为假栅结构，以其中步骤S2中的接触孔刻蚀停止层(107)作为第一接触孔刻蚀停止层(205)定义器件的电学隔离图形，
其中步骤S3进一步按照以下步骤进行：
S3-1：在所述第一接触孔刻蚀停止层(205)上沉积第一层间介质层ILD0(206)，然后对第一层间介质层ILD0(206)进行平坦化，并精确停止在假栅电极(204)上；
S3-2：去除侧墙(203)之间的假栅电极(204)，直到暴露出半导体层(202)并进行清洗，然后在上述沟槽结构中依次沉积栅介质(207)、金属栅(208)和引线金属层(209)，并对上述填充后的栅电极堆叠结构进行平坦化处理；
S3-3：去除上述沟槽顶部结构中的部分金属层，在其中沉积第二接触孔刻蚀停止层(210)，并进行平坦化，随后沉积第二层间介质层ILD1(211)。


3.如权利要求1所述的无掺杂晶体管器件的制作方法，其特征在于，步骤S1中的栅电极包括栅介质(104)、金属栅(105)和引线金属层(106)的叠层。


4.如权利要求1-3所述的无掺杂晶体管器件的制作方法，其特征在于，所述栅介质(207)材料可以为传统的栅氧化层如氧化硅、氮氧化硅，也可以为高K材料如氧化铪、氧化锆、氧化钇、氧化钽、氧化铝、氧化镧或氧化镧铝等。


5.如权利要求1-3所述的无掺杂晶体管器件的制作方法，其特征在于，所述半导体层(102)为碳纳米管薄膜、应变硅或锗、量子阱、三五族化合物半导体、...

【专利技术属性】
技术研发人员：孟令款，张志勇，彭练矛，
申请(专利权)人：北京元芯碳基集成电路研究院，北京华碳元芯电子科技有限责任公司，
类型：发明
国别省市：北京;11