晶体管及其制造方法技术

本申请公开了一种晶体管及其制造方法，该晶体管的制造方法包括：在衬底上形成碳纳米管；在碳纳米管上形成栅叠层结构；以及在碳纳米管上形成电接触，其中，形成电接触的步骤包括：采用电镀工艺在碳纳米管的表面生长导电材料，在电镀过程中，栅叠层结构作为掩模。该制造方法通过将栅叠层结构作为掩模，并采用电镀工艺选择性的在碳纳米管表面的源漏区自下而上生长导电材料形成电接触，同时解决了现有技术中由于使用溅射、蒸镀等沉积手段沉积源漏金属时产生的孔洞问题与源漏金属的侧墙沉积问题。

Transistor and its manufacturing method

【技术实现步骤摘要】
晶体管及其制造方法
本公开涉及半导体集成电路器件制造领域，更具体地，涉及一种晶体管及其制造方法。
技术介绍
碳纳米管(CarbonNanotube,CNT)具有高速、低功耗等方面的优点，被认为是未来最佳的构建场效应晶体管的沟道材料之一。在现有技术中，制作碳纳米管晶体管时，例如采用溅射、蒸镀的方法自上而下地在碳纳米管表面沉积源漏金属。在沉积过程中，由于二次溅射效应，导致了接触电极区域无法完美填充，从而出现影响器件性能的孔洞。当采用自对准工艺沉积源漏金属时，该沉积过程不可避免的同时发生在源漏区域、栅以及侧墙上。对于硅基器件而言，源漏金属经过退火可以与硅衬底形成硅化物材料，经过后续的湿法清洗工艺将侧墙表面上沉积的源漏金属去除掉。而对于碳纳米管器件来说，当使用类似于溅射、蒸镀等沉积手段沉积源漏金属时，沉积在栅与侧墙上的金属不能被完全去除，从而污染了侧墙，增加了寄生电容。当采用非自对准工艺沉积源漏金属时，虽然可以避免侧墙被污染的问题，但是由于二次溅射效应导致的孔洞问题却无法避免，此外，采用非自对准工艺沉积源漏金属，会导致器件整个封装占用空间(footprint)过大。因此，需要进一步改进碳纳米管器件源漏接触的制造工艺，同时解决孔洞问题、源漏金属的侧墙沉积问题以及器件占用空间过大的问题。
技术实现思路
有鉴于此，本专利技术提供了一种晶体管及其制造方法，通过将栅叠层结构作为掩模，并采用电镀工艺选择性的在碳纳米管表面的源漏区自下而上生长导电材料形成电接触，同时解决了孔洞问题、源漏金属的侧墙沉积问题以及器件占用空间过大的问题。根据本专利技术的一方面，提供了一种晶体管的制造方法，包括：在衬底上形成碳纳米管；在所述碳纳米管上形成栅叠层结构；以及在所述碳纳米管上形成电接触，其中，形成所述电接触的步骤包括：采用电镀工艺在所述碳纳米管的表面生长导电材料，在电镀过程中，所述栅叠层结构作为掩模。优选地，在形成所述电接触之前，还包括形成覆盖所述栅叠层结构的保护结构，所述保护结构包括绝缘材料。优选地，形成所述栅叠层结构的步骤包括：形成覆盖所述碳纳米管的栅极电介质；在所述栅极电介质上形成栅极导体；对所述栅极导体进行图案化；以及去除部分所述栅极电介质以暴露部分所述碳纳米管，其中，所述栅极电介质包括IIIB族元素的氧化物，在图案化所述栅极导体时，所述栅极电介质作为停止层。优选地，所述栅极电介质的材料包括氧化钇。优选地，所述图案化包括采用刻蚀工艺去除部分所述栅极导体，刻蚀剂包括氟基气体。优选地，形成所述保护结构的步骤包括：在所述栅极导体上形成掩模层；形成覆盖所述掩模层、所述栅极导体以及所述栅极电介质的氧化层；形成覆盖所述氧化层的保护层；以及刻蚀所述掩模层、所述氧化层以及所述保护层，其中，所述刻蚀在所述保护层形成侧墙形貌时停止，剩余所述掩模层、所述氧化层以及所述保护层构成所述保护结构。优选地，采用氟基与氯基气体刻蚀所述掩模层、所述氧化层以及所述保护层。优选地，去除部分所述栅极电介质的步骤包括：采用氯基气体将所述氧化物转变成氯化物；以及将所述氯化物溶解于溶剂中。优选地，在形成所述电接触之后，还包括：形成覆盖所述电接触与所述保护结构的层间介质层；去除部分所述层间介质层与部分保护层以暴露所述栅极导体；以及贯穿所述层间介质层形成与所述电接触接触的电连接结构。优选地，所述导电材料包括钯、钪、钇、铝、钛、金、钼、铂、钾以及钙中的一种或组合。根据本专利技术的另一方面，提供了一种晶体管，利用如上所述的制造方法形成。根据本专利技术提供的晶体管及其制造方法，通过采用电镀的方法在碳纳米管的表面自下而上生长导电材料，从而解决了沉积工艺中的孔洞问题。由于在电镀过程中，将栅叠层结构自身作为掩模，采用自对准工艺在碳纳米管的源漏接触区域形成电接触，解决了器件占用空间过大的问题。进一步的，通过形成覆盖栅叠层结构的绝缘保护结构，在电镀过程中，碳纳米管的源漏区域被暴露在电镀液中，而栅极区域被栅叠层结构与保护结构覆盖，仅有暴露在电镀液中碳纳米管导电，因此可以避开保护结构与栅叠层结构，选择性的将导电材料形成在碳纳米管的源漏区域。与现有技术相比，本申请提供的这种自下而上的选择性生长方式可以避免栅和栅侧墙的沉积效应，极大地降低了工艺复杂度和成本。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。图1示出了本专利技术实施例的晶体管的结构示意图。图2a至图2i示出了本专利技术实施例制造晶体管的方法在各个阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体器件。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。本专利技术可以各种形式呈现，以下将描述其中一些示例。图1示出了本专利技术实施例的碳纳米管晶体管的结构示意图。如图1所示，本专利技术实施例的晶体管包括：衬底101、碳纳米管110、栅叠层结构120、包括源极接触结构130与漏极接触结构140在内的电接触、氧化层103、侧墙104、层间介质层106以及多个电连接结构160。碳纳米管110位于衬底101上。栅叠层结构120覆盖部分碳纳米管110，其中，栅叠层结构120包括栅极电介质121与栅极导体，栅极电介质121位于碳纳米管110表面。栅极导体包括功能层122与引出层123，依次堆叠在栅极电介质121上，从而覆盖部分栅极电介质121。栅极电介质121未被栅极导体覆盖的表面被氧化层103覆盖，并且氧化层103还覆盖栅极导体的侧壁。侧墙104位于栅极导体的两侧并与氧化层103接触。源极接触结构130与漏极接触结构140覆盖至少部分碳纳米管110，并且分别位于栅叠层结构120两侧、侧墙104的外侧。层间介质层106覆盖碳纳米管110、侧墙104、源极接触结构130以及漏极接触结构140。多个电连接结构160贯穿层间介质层106分别与源极接触结构130、漏极接触结构140接触。在一些实施例中，衬底101包括位于支撑衬底上的绝缘层。其中，支撑衬底主要本文档来自技高网...

【技术保护点】
1.一种晶体管的制造方法，包括：/n在衬底上形成碳纳米管；/n在所述碳纳米管上形成栅叠层结构；以及/n在所述碳纳米管上形成电接触，/n其中，形成所述电接触的步骤包括：采用电镀工艺在所述碳纳米管的表面生长导电材料，在电镀过程中，所述栅叠层结构作为掩模。/n

【技术特征摘要】
1.一种晶体管的制造方法，包括：
在衬底上形成碳纳米管；
在所述碳纳米管上形成栅叠层结构；以及
在所述碳纳米管上形成电接触，
其中，形成所述电接触的步骤包括：采用电镀工艺在所述碳纳米管的表面生长导电材料，在电镀过程中，所述栅叠层结构作为掩模。


2.根据权利要求1所述的制造方法，在形成所述电接触之前，还包括形成覆盖所述栅叠层结构的保护结构，所述保护结构包括绝缘材料。


3.根据权利要求2所述的制造方法，其中，形成所述栅叠层结构的步骤包括：
形成覆盖所述碳纳米管的栅极电介质；
在所述栅极电介质上形成栅极导体；
对所述栅极导体进行图案化；以及
去除部分所述栅极电介质以暴露部分所述碳纳米管，
其中，所述栅极电介质包括IIIB族元素的氧化物，在图案化所述栅极导体时，所述栅极电介质作为停止层。


4.根据权利要求3所述的制造方法，其中，所述栅极电介质的材料包括氧化钇。


5.根据权利要求3所述的制造方法，其中，所述图案化包括采用刻蚀工艺去除部分所述栅极导体，刻蚀剂包括氟基气体。


6.根据权利要求3所述的制造方法，其中，形成所述保护结构的步骤包括：

【专利技术属性】
技术研发人员：梁世博，樊晨炜，邱晨光，孟令款，
申请(专利权)人：北京元芯碳基集成电路研究院，北京华碳元芯电子科技有限责任公司，
类型：发明
国别省市：北京;11