OTP嵌入式存储器及其编程方法、读取方法技术

本申请提供一种OTP存储器及其编程方法、读取方法，所述OTP嵌入式存储器，除了包括多条字线和多条位线之外，还包括多条编程线，编程线连接每个存储单元中的反熔丝的控制端，为反熔丝提供控制电压，而选通管的控制端由字线提供控制电压，从而使得反熔丝的控制端与选通管的控制端的控制电压分开，选通管的控制电压能够不受反熔丝的控制电压限制，进而能够降低选通管的控制电压，因此，选通管的沟道长度能够进一步减小，使得OTP嵌入式存储器的存储单元面积减小。或者，不改变选通管沟道长度的基础上，单独控制反熔丝的控制电压，能够相对缩小选通管的沟道宽度，同样能够减小OTP嵌入式存储器的存储单元的面积。

OTP embedded memory and its programming and reading methods

The application provides an OTP memory, a programming method and a reading method thereof. The OTP embedded memory includes not only a plurality of word lines and a plurality of bit lines, but also a plurality of programming lines. The programming lines connect the control end of the anti fuse in each storage unit to provide the control voltage for the anti fuse, and the control end of the gate tube is provided with the control voltage by the word line, so that the control voltage of the anti fuse is The control voltage of the control end and the control end of the strobe are separated, and the control voltage of the strobe can not be limited by the control voltage of the anti fuse, so the control voltage of the strobe can be reduced. Therefore, the channel length of the strobe can be further reduced, so that the storage unit area of the OTP embedded memory can be reduced. Or, on the basis of not changing the channel length of the strobe, controlling the control voltage of the anti fuse independently can reduce the channel width of the strobe and the area of the storage unit of the OTP embedded memory.

【技术实现步骤摘要】
OTP嵌入式存储器及其编程方法、读取方法
本专利技术涉及存储器
，尤其涉及一种OTP嵌入式存储器及其编程方法、读取方法。
技术介绍
一次性可编程(OTP，OneTimeProgrammable)嵌入式存储器的编程和读取方式对一次性可编程嵌入式存储器的性能会产生很大影响，不同的设置方式会对一次性可编程嵌入式存储器的尺寸、良率和可靠性产生不同的效果。系统级芯片(SOC)设计对一次性可编程嵌入式存储器存在巨大需求。随着工艺平台先进性的不断提升，理论上传统的双管共用字线一次性可编程嵌入式存储单元(2TOTPcell)的尺寸应该会随着工艺平台的进步而持续缩小。但实际情况中，OTP嵌入式存储单元尺寸难以随着工艺平台的进步而持续缩小。
技术实现思路
有鉴于此，本专利技术提供一种OTP存储器及其编程方法、读取方法，以解决现有技术中OTP嵌入式存储器的存储单元尺寸难以随工艺平台的进步而持续缩小的问题。为实现上述目的，本专利技术提供如下技术方案：一种OTP嵌入式存储器，包括：多条字线和多条位线，所述多条字线和所述多条位线交叉绝缘设置，限定出多个存储单元；所述多个存储单元组成存储单元阵列，所述存储单元阵列包括行和列，且每行和每列均包括至少两个所述存储单元；多条编程线；其中，每个存储单元包括选通管和反熔丝；所述选通管的控制端与一条字线相连，所述选通管的第一端与一条位线相连，所述选通管的第二端与所述反熔丝的第一端相连；所述反熔丝的第二端浮空；所述反熔丝的控制端与一条编程线相连，所述编程线为所述反熔丝提供击穿电压。优选地，位于相同列的存储单元的选通管的第一端与同一条位线相连；位于相同行的存储单元的选通管的控制端与同一条字线相连；位于相同行的存储单元的反熔丝的控制端与同一条编程线相连。优选地，所述编程线与所述字线平行设置。优选地，所述选通管为NMOS管或PMOS管。本专利技术还提供一种OTP嵌入式存储器的编程方法，应用于上面任意一项所述的OTP嵌入式存储器，所述OTP嵌入式存储器包括编程存储单元和非编程存储单元；所述OTP嵌入式存储器的编程方法包括：为所述编程存储单元的字线提供第一字线电压，所述第一字线电压大于或等于所述选通管的开启电压，且小于编程电压；为所述编程存储单元的位线提供0V电压；为所述编程存储单元的编程线提供所述编程电压；为与所述编程存储单元非同行的非编程存储单元的字线提供0V电压；为与所述编程存储单元非同列的非编程存储单元的位线提供第一位线电压，所述第一位线电压小于所述编程电压，且大于0V；为与所述编程存储单元非同行的非编程存储单元的编程线提供0V电压。优选地，所述第一字线电压为所述编程电压的二分之一，所述第一位线电压为所述编程电压的二分之一。本专利技术还提供一种OTP嵌入式存储器的编程方法，也应用于上面任意一项所述的OTP嵌入式存储器，所述OTP嵌入式存储器包括编程存储单元和非编程存储单元；所述OTP嵌入式存储器的编程方法包括：为所述编程存储单元的字线提供编程电压；为所述编程存储单元的位线提供0V电压；为所述编程存储单元的编程线提供所述编程电压；为与所述编程存储单元非同行的非编程存储单元的字线提供0V电压；为与所述编程存储单元非同列的非编程存储单元的位线提供编程电压；为与所述编程存储单元非同行的非编程存储单元的编程线提供第一编程电压Vpl1，所述第一编程电压大于0V，且小于所述编程电压。优选地，所述第一编程电压为所述编程电压的二分之一。对应的，本专利技术还提供一种OTP嵌入式存储器的读取方法，也应用于上面任意一项所述的OTP嵌入式存储器，所述OTP嵌入式存储器包括读取存储单元和非读取存储单元；所述OTP嵌入式存储器的读取方法包括：为所述读取存储单元的字线提供大于或等于开启电压的电压；为所述读取存储单元的位线提供0V电压；为所述读取存储单元的编程线提供读取电压；为与所述读取存储单元非同行的非读取存储单元的字线提供0V电压；将与所述读取存储单元非同列的非读取存储单元的位线浮空或者提供与所述读取存储单元的编程线相同的电压；为与所述读取存储单元非同行的非读取存储单元的编程线提供0V电压。经由上述的技术方案可知，本专利技术提供的OTP嵌入式存储器，除了包括多条字线和多条位线之外，还包括多条编程线，所述编程线连接每个存储单元中的反熔丝的控制端，为反熔丝提供控制电压，而选通管的控制端由字线提供控制电压，从而使得反熔丝的控制端与选通管的控制端的控制电压分开，选通管的控制电压能够不受反熔丝的控制电压限制，进而能够降低选通管的控制电压，因此，选通管的沟道长度能够进一步减小，使得OTP嵌入式存储器的存储单元面积减小。或者，不改变选通管沟道长度的基础上，单独控制反熔丝的控制电压，使得非编程存储单元的反熔丝两端电压差较小，避免反向击穿，由于选通管工作电压高，电流驱动能力更强，从而能够相对缩小选通管的沟道宽度，同样能够减小OTP嵌入式存储器的存储单元的面积。本专利技术还提供一种OTP嵌入式存储器编程方法，用于匹配上述OTP嵌入式存储器，以降低编程存储单元的选通管的控制电压，从而降低选通管的沟道长度，进而能够减小OTP嵌入式存储器的存储单元面积。另外，本专利技术还提供另一种OTP嵌入式存储器编程方法，用于匹配上述OTP嵌入式存储器，以使得选通管工作电压高，电流驱动能力更强，从而能够相对缩小选通管的沟道宽度，同样能够减小OTP嵌入式存储器的存储单元的面积。本专利技术还提供一种读取方法，所述读取方法也应用于上述OTP嵌入式存储器中，通过单独控制编程线和字线上的电压，能够在读取过程中，在反熔丝上加正常读取电压，保证正常的读取电流，在避免反熔丝上加大电压，增加读取电流，从而避免引发可靠性问题的基础上，而仅增大选通管上的读取电压，提高选通管的工作电压，缩小选通管的沟道宽度，进而缩小OTP嵌入式存储器的存储单元的面积。而单独控制编程线电压降低，可以提高存储器读取可靠性，防止存储单元之间发生串扰。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中的双管共用字线一次性可编程嵌入式存储单元的结构示意图；图2为现有技术中的双管共用字线一次性可编程嵌入式存储单元的编程时电压加载情况；图3为本专利技术实施例提供的一种OTP嵌入式存储器结构示意图；图4为本专利技术实施例提供的OTP嵌入式存储器的存储单元剖面结构示意图；图5为本专利技术实施例提供的2×2一次性可编程嵌入式存储单元阵列编程工本文档来自技高网...

【技术保护点】
1.一种OTP嵌入式存储器，其特征在于，包括：/n多条字线和多条位线，所述多条字线和所述多条位线交叉绝缘设置，限定出多个存储单元；/n所述多个存储单元组成存储单元阵列，所述存储单元阵列包括行和列，且每行和每列均包括至少两个所述存储单元；/n多条编程线；/n其中，每个存储单元包括选通管和反熔丝；/n所述选通管的控制端与一条字线相连，所述选通管的第一端与一条位线相连，所述选通管的第二端与所述反熔丝的第一端相连；/n所述反熔丝的第二端浮空；/n所述反熔丝的控制端与一条编程线相连，所述编程线为所述反熔丝提供击穿电压。/n

【技术特征摘要】
1.一种OTP嵌入式存储器，其特征在于，包括：
多条字线和多条位线，所述多条字线和所述多条位线交叉绝缘设置，限定出多个存储单元；
所述多个存储单元组成存储单元阵列，所述存储单元阵列包括行和列，且每行和每列均包括至少两个所述存储单元；
多条编程线；
其中，每个存储单元包括选通管和反熔丝；
所述选通管的控制端与一条字线相连，所述选通管的第一端与一条位线相连，所述选通管的第二端与所述反熔丝的第一端相连；
所述反熔丝的第二端浮空；
所述反熔丝的控制端与一条编程线相连，所述编程线为所述反熔丝提供击穿电压。


2.根据权利要求1所述的OTP嵌入式存储器，其特征在于，
位于相同列的存储单元的选通管的第一端与同一条位线相连；
位于相同行的存储单元的选通管的控制端与同一条字线相连；
位于相同行的存储单元的反熔丝的控制端与同一条编程线相连。


3.根据权利要求1所述的OTP嵌入式存储器，其特征在于，所述编程线与所述字线平行设置。


4.根据权利要求1所述的OTP嵌入式存储器，其特征在于，所述选通管为NMOS管或PMOS管。


5.一种OTP嵌入式存储器的编程方法，其特征在于，应用于权利要求1-4任意一项所述的OTP嵌入式存储器，所述OTP嵌入式存储器包括编程存储单元和非编程存储单元；
所述OTP嵌入式存储器的编程方法包括：
为所述编程存储单元的字线提供第一字线电压，所述第一字线电压大于或等于所述选通管的开启电压，且小于编程电压；
为所述编程存储单元的位线提供0V电压；
为所述编程存储单元的编程线提供所述编程电压；
为与所述编程存储单元非同行的非编程存储单元的字线提供0V电压；
为与所述编程存储单元非同列的非编程存储单元的位线提供第一位线电压，所述第一位线电压小于所述编程电压，且大于...

【专利技术属性】
技术研发人员：李弦，贾宬，王志刚，
申请(专利权)人：珠海创飞芯科技有限公司，
类型：发明
国别省市：广东;44