动态P2L异步功率损耗降低制造技术

本申请提供动态P2L异步功率损耗降低。公开系统和方法，其包含：在包括控制电路系统和具有多组存储器单元的存储器阵列的存储系统中，例如当从包含异步功率损耗APL的低功率状态恢复操作时，将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在所述第一组存储器单元的第二物理区域中。所述第一组存储器单元可以包含存储器单元的超级块。可以将用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构存储在例如所述第二物理区域的元数据区域中，并且可以将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。

Dynamic p2l asynchronous power loss reduction

The application provides dynamic p2l asynchronous power loss reduction. Disclosed systems and methods include: in a storage system including a control circuit system and a memory array with multiple groups of memory cells, for example, when recovering from a low power state including an asynchronous power loss APL, the first physical to logical p2l data structure for the first physical area of the first group of memory cells is stored in the second of the first group of memory cells In the physical area. The first set of memory units may include super blocks of memory units. The second p2l data structure of the second physical region for the first set of memory units can be stored in the metadata region of the second physical region, for example, and the address of the first p2l data structure can be stored in the second p2l data structure.

【技术实现步骤摘要】
动态P2L异步功率损耗降低优先权主张本申请根据35U.S.C.§119(e)要求2018年5月8日提交的第62/668,733号美国临时专利申请的优先权，所述申请以全文引用的方式并入本文中。
本申请大体上涉及一种存储系统。
技术介绍
存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性或非易失性的。易失性存储器需要功率来维持数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)之类的装置。非易失性存储器可以在未供电时保留所存储数据，并且包含例如闪存、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器之类的装置，电阻可变存储器例如是相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)等。主机系统可以包含主机装置，所述主机装置包含主机处理器和支持所述主机处理器的第一数量的主机存储器(例如，主存储器，通常是易失性存储器，例如DRAM)，以及一或多个存储系统(例如，通常是非易失性存储器，例如闪存)，其提供额外的存储以保留除主机存储器之外或与主机存储器不同的数据。例如固态驱动器(SSD)的存储系统可以包含存储器控制器和一或多个存储器装置，包含多个(例如，多个)存储器裸片或逻辑单元(LUN)。在某些实例中，每一存储器裸片可以包含多个存储器阵列和其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可以包含接口电路系统，其经配置以通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)通信。存储器控制器可以从主机装置接收与存储器操作或指令相关联的命令或操作，例如在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据或地址数据等)的读取或写入操作，从存储器装置擦除数据的擦除操作，执行驱动器管理操作(例如，数据迁移、无用单元收集、块注销)等。软件(例如，程序)、指令、操作系统(OS)和其它数据通常存储在存储系统上并由主存储器存取以供主机处理器使用。主存储器(例如，RAM)通常比存储系统的大多数存储器装置(例如，非易失性的，例如SSD等)更快、更昂贵并且具有不同类型的存储器(例如，易失性)。除了主存储器之外，主机系统可以包含不同形式的易失性存储器，例如一组静态存储器(例如，高速缓存，通常是SRAM)，其通常比主存储器更快，在某些实例中，经配置的操作速度接近或超过主机处理器的速度，但密度更低，成本更高。
技术实现思路
在一个方面，本申请提供一种系统，其包括：存储系统，其包括控制电路系统和具有多组存储器单元的存储器阵列，其中，当从低功率状态恢复操作时，所述控制电路系统经配置以将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在所述第一组存储器单元的第二物理区域中，并且其中，所述控制电路系统经配置以：存储用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构；以及将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。在另一方面，本申请进一步提供一种方法，其包括：当从低功率状态恢复操作时，使用存储系统的控制电路系统将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在具有多组存储器单元的存储器阵列的所述第一组存储器单元的第二物理区域中；使用所述控制电路系统存储用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构；以及使用所述控制电路系统将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。附图说明本公开借助于实例而非限制在附图的各图中示出，图中相似附图标记指示类似元件。图1示出包含主机装置和存储系统的实例系统。图2示出第一和第二超级块的实例部分，每一超级块具有多个物理区域和用于每一物理区域的物理到逻辑(P2L)数据结构。图3示出在用于第二物理区域的第二物理到逻辑(P2L)数据结构中存储用于第一物理区域的第一P2L数据结构和第一P2L数据结构的地址的实例方法。图4示出3DNAND架构半导体存储器阵列的实例示意图。图5示出存储器装置的实例框图。图6示出实例机器的框图，本文中所讨论的任何一或多种技术(例如，方法)可以在所述实例机器上执行。具体实施方式本公开的各方面涉及例如当从低功率状态(例如，“断开”状态，例如与“接通”状态相反的状态)恢复操作时，包含特定实例中在异步功率损耗(APL)之后恢复操作时，在存储系统中重建数据结构(例如，地图、表格等)。在某些实例中，APL可以指任何意外或突然的功率损耗、关机或重置。在正常情况下，例如响应于来自主机装置等的关闭(或进入睡眠或休眠模式)的命令，在存储系统确认未完成的写入操作或保存已完成并且寻址信息被更新和存储之前，不从所述存储系统移除电源。APL可能导致存储系统上的数据和寻址错误，在某些实例中，影响(例如，损坏等)存储系统的物理到逻辑(P2L)数据结构(例如，表格等)。现代存储器装置，具体地，非易失性存储器装置，例如NAND闪存装置等，经常重定位数据以便刷新所存储数据或以其它方式管理存储器装置中的数据(例如，无用单元收集、耗损均衡、驱动管理等)。在某些实例中，所存储数据的逻辑块地址(LBA)可以保持静态，而所存储数据的物理地址(PA)可以改变。通常在存储系统的易失性存储器(例如，静态存储器、例如静态随机存取存储器(SRAM)、高速缓存等)中，可以使用逻辑到物理(L2P)数据结构中的L2P信息(例如，L2P地图、表格等)来维持LBA与物理地址之间的关系，以便在给定特定LBA的情况下加速存取存储系统上的物理地址。尽管L2P数据结构可用于识别特定LBA的PA，但P2L数据结构可用于识别特定PA的LBA。L2P数据结构中的L2P信息(且在某些实例中，P2L数据结构中的P2L信息)通常被称为闪存转换层(FTL)。在实例中，存储系统的控制电路系统(例如，存储系统的存储器或装置控制器)可经配置以管理非易失性存储器在一或多个区域或子区域中的部分。L2P区域和子区域可以是逻辑空间中的范围。例如，64GB存储系统可以划分成64个1GB区域。1GB区域可以划分成16个64MB的子区域。如果每个LBA是4kB数据，则可以通过16,384个连续LBA形成子区域，并且可以通过262,144个连续LBA形成区域。这些数字、范围和大小是说明性的，并且在其它实例中，可以使用其它数字、范围和大小。有源区域或子区域可以包含当前由控制电路系统管理的区域或子区域。当发生读取命令时，可以参考L2P数据结构来定位所请求数据。然而，L2P数据结构的大小通常大于存储系统的可用易失性存储器。L2P数据结构的一或多个部分(例如，一或多个L2P区域或子区域等)通常被加载到易失性存储器中。当所请求的L2P信息当前未加载到易失性存储器中时本文档来自技高网...

【技术保护点】
1.一种系统，其包括：/n存储系统，其包括控制电路系统和具有多组存储器单元的存储器阵列，其中，当从低功率状态恢复操作时，所述控制电路系统经配置以将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在所述第一组存储器单元的第二物理区域中，并且/n其中，所述控制电路系统经配置以：/n存储用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构；以及/n将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。/n

【技术特征摘要】
20180508 US 62/668,7331.一种系统，其包括：
存储系统，其包括控制电路系统和具有多组存储器单元的存储器阵列，其中，当从低功率状态恢复操作时，所述控制电路系统经配置以将用于第一组存储器单元的第一物理区域的第一物理到逻辑P2L数据结构存储在所述第一组存储器单元的第二物理区域中，并且
其中，所述控制电路系统经配置以：
存储用于所述第一组存储器单元的所述第二物理区域的第二P2L数据结构；以及
将所述第一P2L数据结构的地址存储在所述第二P2L数据结构中。


2.根据权利要求1所述的系统，其中将用于所述第一组存储器单元的所述第一物理区域的所述第一P2L数据结构存储在所述第二物理区域中，所述控制电路系统经配置以将用于所述第一组存储器单元的所述第一物理区域的所述第一P2L数据结构存储在所述第一组存储器单元的所述第二物理区域中的用户数据块中。


3.根据权利要求1所述的系统，其中为了存储用于所述第二物理区域的所述第二P2L数据结构，所述控制电路系统经配置以将用于所述第二物理区域的所述第二P2L数据结构存储在所述第二物理区域的元数据区域中。


4.根据权利要求1所述的系统，其中为了存储用于所述第二物理区域的所述第二P2L数据结构，所述控制电路系统经配置以将用于所述第二物理区域的所述第二P2L数据结构存储在所述第一组存储器单元的第三物理区域中的用户数据块中。


5.根据权利要求1所述的系统，其中为了存储所述第一P2L数据结构的所述地址，所述控制电路系统经配置以将所述第一P2L数据结构的物理地址存储在所述第二P2L数据结构的元数据区域中。


6.根据权利要求1所述的系统，其中所述第一组存储器单元包括数目N个物理区域，包括所述第一物理区域、所述第二物理区域和第N物理区域，并且
其中所述控制电路系统经配置以将用于所述第一组存储器单元的所述第N物理区域的第NP2L数据结构的地址存储在组数据结构中。


7.根据权利要求1所述的系统，其中所述组存储器单元包括存储器单元的超级块，每一超级块...

【专利技术属性】
技术研发人员：G·德利赛奥，罗贤刚，罗婷，J·黄，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US