使用金属栅第一方法来构建三维非易失性存储器器件技术

公开了一种三维NAND存储器系统和制造方法。三维NAND存储器系统可以包括水平层的堆叠和垂直结构。可以在半导体衬底上形成水平层的堆叠。水平层的堆叠可以包括与多个绝缘层交替的多个栅电极层。栅电极层可以包括与绝缘线交替的导电线。绝缘线可以由绝缘材料形成。导电线由包括W的金属形成。垂直结构可以垂直延伸穿过水平层的堆叠。垂直结构可以包括阻挡电介质层、电荷存储层、沟道电介质层和垂直沟道结构。可以在阻挡电介质层上方形成电荷存储层。可以在电荷存储层上方形成沟道电介质层。沟道电介质层可以夹在垂直沟道结构和电荷存储层之间。在水平层的堆叠和阻挡电介质层之间的垂直结构中没有金属氮化物层。

Using the first method of metal gate to construct 3D nonvolatile memory device

【技术实现步骤摘要】
【国外来华专利技术】使用金属栅第一方法来构建三维非易失性存储器器件相关申请本申请要求于2017年1月20日提交的序号为62/448,677的美国临时申请的优先权和权益，该美国临时申请通过引用整体并入本文。
本公开一般涉及半导体器件和非易失性存储器晶体管，并且更具体地涉及三维非易失性存储器器件和制造方法。
技术介绍
半导体制造技术的进步继续使得半导体集成电路器件的物理缩放成为可能。新一代半导体器件中的技术进步之一，例如先进技术节点(例如，低于10nm的节点)的存储器器件技术，包括三维(3D)存储器器件或垂直非易失性存储器器件，例如3DNAND闪存器件。然而，一些3DNAND闪存技术可能具有许多缺点，诸如：有限的可缩放性(难以缩放插头直径)，需要高电压(通常高于10V，甚至高于15V)和/或制造成本高昂。鉴于前述内容，需要一种制造三维NAND的有效或成本有效的方法。
技术实现思路
根据第一方面，一种制造三维NAND的方法包括在衬底上方形成第一材料和第二材料的交替层的堆叠的步骤，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料；通过水平层的堆叠形成垂直开口，从而暴露所述半导体衬底并在所述垂直开口的侧壁上暴露所述水平层的堆叠；沿着所述垂直开口的所述侧壁形成阻挡电介质层；在所述垂直开口中在所述阻挡电介质层上方形成电荷存储层；在所述垂直开口中在所述电荷存储层上方形成沟道电介质层；在所述垂直开口中在所述沟道电介质层上方形成半导体层；在所述半导体层上方用绝缘材料填充所述垂直开口；在所述堆叠的顶表面上创建字线掩蔽；穿过所述堆叠蚀刻未掩蔽的区域以沿着所述字线(wordline)形成沟槽；并用所述绝缘材料填充所述沟槽。在某些方面，所述半导体层可以包括多晶硅。在某些方面，所述电荷存储层可以包括氮化硅。在某些方面，所述第一材料可以包括氧化硅。在某些方面，所述第二材料可以选自由如下组成的组中：W、Mo、Ru、Ni、Al、Ti、Ta、它们的氮化物、及其组合。在某些方面，所述阻挡电介质层可以包括氧化铝。在某些方面，所述沟道电介质层可以包括氧化硅。在某些方面，所述第二材料可以包括例如W。在某些方面，所述绝缘材料可以包括多晶硅。在某些方面，所述第一材料或第二材料的层可以例如小于约80nm厚。在某些方面，所述第一材料或第二材料的层可以例如小于约70nm厚。在某些方面，所述第一材料或第二材料的层可以例如小于约60nm厚。在某些方面，所述第一材料或第二材料的层可以例如小于约50nm厚。在某些方面，在形成所述交替层的堆叠之后，所述堆叠的所述第二材料未被完全去除。在某些方面，在形成所述交替层的堆叠之后，所述堆叠的所述第二材料未被完全替换。在某些方面，所述堆叠的所述第二材料不是牺牲材料。根据第二方面，一种制造三维NAND的方法包括以下步骤：在衬底上方形成第一材料和第二材料的交替层的堆叠，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料；通过水平层的堆叠形成垂直开口，从而暴露所述半导体衬底并在所述垂直开口的侧壁上暴露所述水平层的堆叠；通过所述垂直开口选择性地去除所述堆叠的所述第二材料的一部分以形成凹槽；沿着所述垂直开口的所述侧壁形成氧化物层；将半导体材料从所述凹槽中填充到水平沟槽中；去除所述垂直开口的垂直侧壁上的所述半导体层；在所述垂直开口的所述侧壁上方形成沟道电介质层；在所述垂直开口中在所述沟道电介质层上方形成半导体层；在所述半导体层上方用绝缘材料填充所述垂直开口；在所述堆叠的顶表面上创建字线掩蔽；穿过所述堆叠蚀刻未掩蔽的区域以沿着字线形成沟槽；并用所述绝缘材料填充所述沟槽。根据第三方面，制造三维NAND的方法可以包括如下步骤：在衬底上方形成第一材料和第二材料的交替层的堆叠，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料，其中所述堆叠的所述第二材料不是牺牲材料，并且它在形成所述交替层的堆叠之后未被完全去除或替换。根据第四方面，一种存储器器件可以包括：水平层的堆叠、垂直结构。所述垂直结构可以包括电荷存储层、沟道电介质层和垂直沟道结构。可以在半导体衬底上形成所述水平层的堆叠。所述水平层的堆叠可以包括与多个绝缘层交替的多个栅电极层。所述栅电极层可以包括与绝缘线交替的导电线。可以在所述阻挡电介质层上方形成电荷存储层。可以在所述电荷存储层上形成沟道电介质层。所述沟道电介质层可以夹在所述垂直沟道结构和所述电荷存储层之间。在所述水平层的堆叠和阻挡电介质层之间的所述垂直结构中可以没有金属氮化物层。在某些方面，所述绝缘线可以由绝缘材料形成。在某些方面，所述绝缘材料可以包括氧化硅。在某些方面，所述导电线可以由金属形成。在某些方面，所述导电线可以由金属形成，所述金属可以选自由如下组成的组中：Cu、Al、Ti、W、Ni、Au、TiN、TaN、TaC、NbN、RuTa、Co、Ta、Mo、Pd、Pt、Ru、Ir、Ag及其组合。在某些方面，所述垂直沟道结构可以由半导体材料形成。在某些方面，所述金属氮化物层可以包括氮化钛。在某些方面，所述导电线可以由包括W的金属形成。附图说明通过参考以下说明书和附图，可以容易地理解本专利技术的这些和其他优点，其中：图1图示出了根据本公开的一个方面的示例性三维存储器器件的横截面图。图2图示出了第一材料和第二材料的交替层的堆叠的横截面图。图3图示出了根据一个实施例的制造三维NAND的方法的流程图。图4继续地图示出了根据图3的方法的流程图。图5图示出了根据另一个实施例的制造三维NAND的方法的流程图。图6继续地图示出了根据图5的方法的流程图。图7图示出了根据又一个实施例的制造三维NAND的方法的流程图。具体实施方式以下可以参考附图来描述本公开的优选实施例。在以下描述中，没有详细描述公知的功能或构造，因为它们可能以不必要的细节模糊本公开。对于本公开，以下术语和定义将适用。本说明书中对“一个实施例”或“实施例”的引用意指结合该实施例描述的特定特征、结构或特性被包括在所要求保护的主题的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语“在一个实施例中”或“实施例”不一定都指代相同的实施例。此外，可以在一个或多个实施例中组合特定特征、结构或特性。实施例包括三维NAND串和制作这些三维NAND串的方法。如图1中所示，存储器器件100可以包括水平层的堆叠102、垂直结构104。垂直结构104可以包括阻挡电介质层130、电荷存储层140、沟道电介质层150和垂直沟道结构160。可以在衬底106上形成水平层的堆叠102。水平层的堆叠102可以包括与多个绝缘层110交替的多个栅电极层120。栅电极层120可以包括与绝缘线交替的导电线。可以在阻挡电介质层130上方形成电荷存储层140。可以在电荷存储层140上方形成沟道电介质层150。可以将沟道电介质层150夹在垂直沟道结构160和电荷存储层140之间。在水平层的堆叠102和阻挡电介质层130之间的垂直结构104中可以不存在诸如氮化钛之类的金属氮化物层。在一个实施例中，存储器器件100可以是单片三维存储器阵列。在另一个实施例中，存储器器件100可以不是单片三维存储器阵列。单片三维存储器阵列是其中在诸如半导体晶片之类的单个衬底上方形成多个存储器级而没有中间衬底的存储器阵列。术语“单片”意指本文档来自技高网...

【技术保护点】
1.一种制造三维NAND的方法，包括：在衬底上方形成第一材料和第二材料的交替层的堆叠，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料；通过水平层的堆叠形成垂直开口，从而暴露半导体衬底并在所述垂直开口的侧壁上暴露所述水平层的堆叠；沿着所述垂直开口的所述侧壁形成阻挡电介质层；在所述垂直开口中在所述阻挡电介质层上方形成电荷存储层；在所述垂直开口中在所述电荷存储层上方形成沟道电介质层；在所述垂直开口中在所述沟道电介质层上方形成半导体层；在所述半导体层上方用绝缘材料填充所述垂直开口；在所述堆叠的顶表面上创建字线掩蔽；穿过所述堆叠蚀刻未掩蔽的区域以沿着所述字线形成沟槽；和用所述绝缘材料填充所述沟槽。

【技术特征摘要】
【国外来华专利技术】2017.01.20 US 62/448,6771.一种制造三维NAND的方法，包括：在衬底上方形成第一材料和第二材料的交替层的堆叠，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料；通过水平层的堆叠形成垂直开口，从而暴露半导体衬底并在所述垂直开口的侧壁上暴露所述水平层的堆叠；沿着所述垂直开口的所述侧壁形成阻挡电介质层；在所述垂直开口中在所述阻挡电介质层上方形成电荷存储层；在所述垂直开口中在所述电荷存储层上方形成沟道电介质层；在所述垂直开口中在所述沟道电介质层上方形成半导体层；在所述半导体层上方用绝缘材料填充所述垂直开口；在所述堆叠的顶表面上创建字线掩蔽；穿过所述堆叠蚀刻未掩蔽的区域以沿着所述字线形成沟槽；和用所述绝缘材料填充所述沟槽。2.根据权利要求1所述的方法，其中，所述半导体层包括多晶硅。3.根据权利要求1所述的方法，其中，所述第一材料包括氧化硅。4.根据权利要求1所述的方法，其中，所述电荷存储层包括氮化硅。5.根据权利要求1所述的方法，其中，所述阻挡电介质层包括氧化铝。6.根据权利要求1所述的方法，其中，所述沟道电介质层包括氧化硅。7.根据权利要求1所述的方法，其中，所述第二材料选自由如下组成的组中：W、Mo、Ru、Ni、Al、Ti、Ta、它们的氮化物、及其组合。8.根据权利要求7所述的方法，其中，所述第二材料包括W。9.根据权利要求1所述的方法，其中，所述绝缘材料包括多晶硅。10.根据权利要求1所述的方法，其中，所述第一材料或第二材料的层小于约80nm厚。11.根据权利要求10所述的方法，其中，所述第一材料或第二材料的层小于约70nm厚。12.根据权利要求11所述的方法，其中，所述第一材料或第二材料的层小于约60nm厚。13.根据权利要求12所述的方法，其中，所述第一材料或第二材料的层小于约50nm厚。14.根据权利要求1所述的方法，其中，在形成所述交替层的堆叠之后，所述堆叠的所述第二材料未被完全去除。15.根据权利要求1所述的方法，其中，在形成所述交替层的堆叠之后，所述堆叠的所述第二材料未被完全替换。16.根据权利要求1所述的方法，其中，所述堆叠的第二材料不是牺牲材料。17.一种制造三维NAND的方法，包括：在衬底上方形成第一材料和第二材料的交替层的堆叠，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料；通过水平层的堆叠形成垂直开口，从而暴露半导体衬底并在所述垂直开口的侧壁上暴露所述水平层的堆叠；通过所述垂直开口选择性地去除所述堆叠的所述第二材料的一部分以形成凹槽；沿着所述垂直开口的所述侧壁形成氧化物层；将半导体材料从所述凹槽中填充到水平沟槽中；去除所述垂直开口的垂直侧壁上的所述半导体层；在所述垂直开口的所述侧壁上方形成沟道电介质层；在所述垂直开口中在所述沟道电介质层上方形成半导体层；在所述半导体层上方用绝缘材料填充所述垂直开口；在所述堆叠的顶表面上创建字线掩蔽；穿过所述堆叠蚀刻未掩蔽的区域以沿着字线形成沟槽；和用所述绝缘材料...

【专利技术属性】
技术研发人员：李卫民，
申请(专利权)人：李卫民，
类型：发明
国别省市：美国,US