用于自旋量子位的空缺中心的晶片级集成制造技术

用于自旋量子位的空缺中心的晶片级集成。本公开的实施例提出了用于在半导体衬底上集成空缺中心（VC）以用于形成基于VC的自旋量子位器件的两种方法。第一种方法基于使用用于在半导体衬底上集成VC岛的自组装过程。第二种方法基于使用在半导体衬底之上的III‑N半导体材料的缓冲层，并且然后将VC岛集成在绝缘碳基材料中，该绝缘碳基材料诸如作为在III‑N缓冲层上的层生长或者在形成在III‑N缓冲层中的开口中生长的金刚石。根据这些方法中的任一项，通常在半导体制造中使用的在半导体衬底上集成VC岛可以提供关于用以构建基于VC的自旋量子位器件的常规方法的实质改进，并且可以促进基于VC的自旋量子位的晶片级集成在量子计算器件中的使用。

Wafer-level integration for vacancy centers of spin quantum bits

【技术实现步骤摘要】
用于自旋量子位的空缺中心的晶片级集成
本公开一般地涉及量子计算领域，以及更具体地，涉及用在量子电路中的空缺中心（VC）及其制造方法。
技术介绍
量子计算指的是与使用量子力学现象来操纵数据的计算系统有关的研究领域。这些量子力学现象——诸如叠加（其中量子变量可以同时存在于多个不同状态中）和纠缠（其中多个量子变量具有与它们之间在空间或时间上的距离无关的相关状态）——在经典计算世界中不具有类似物。量子计算机使用所谓的量子比特，其被称为量子位（术语“比特”和“量子位”两者通常可互换地指代它们保持的值以及指代存储这些值的实际设备）。类似于经典计算机的比特，在任何给定时间，量子位可以是0或1。然而，与经典计算机的比特相比，量子位也可以同时为0和1，这是量子态的叠加的结果——一种独特的量子力学现象。纠缠也对量子位的独特性质有贡献，其中对量子处理器的输入数据可以在纠缠的量子位当中散开，从而也允许操纵要被散开的该数据：向一个量子位提供输入数据导致该数据被共享到第一量子位与之纠缠的其他量子位。与完善的且经过深入研究的经典计算机相比，量子计算仍处于起步阶段，其中固态量子处理器中的量子位的最高数目当前低于100。其中一个主要挑战在于保护量子位免受退相干的影响，使得它们可以停留在其信息保持状态中足够长的时间以实行必要的计算并且读出结果。另一个挑战在于将量子电路集成在由前沿设备制造商所使用的晶片上。附图说明通过结合附图的以下详细描述将容易地理解实施例。为了便于本描述，相同的附图标记标明相同的结构元件。以示例的方式而非以限制的方式在附图的各图中图示实施例。图1提供了根据本公开的一些实施例的具有基于VC的自旋量子位的示例性量子电路的示意图。图2A-2C图示了根据本公开的各种实施例的集成在半导体衬底上的VC岛的示例性布局设计。图3提供了根据本公开的一些实施例的用于在半导体衬底上集成用于基于VC的自旋量子位的VC岛的自组装方法的流程图。图4A-4E是根据本公开的一些实施例的各种视图，其图示了使用图3的自组装方法来制造自旋量子位器件组装件中的不同示例性阶段。图5提供了根据本公开的一些实施例的用于在半导体衬底上集成用于基于VC的自旋量子位的VC岛的基于缓冲的方法的流程图。图6A-6E是根据本公开的一些实施例的各种视图，其图示了使用图5的基于缓冲的方法来制造自旋量子位器件组装件的不同示例性阶段。图7A和7B是根据本公开的一些实施例的晶片和管芯的顶视图，该晶片和管芯可以包括一个或多个具有集成在如本文中所描述的半导体衬底上的基于VC的自旋量子位的自旋量子位器件组装件。图8是根据本公开的一些实施例的器件组装件的示意性横截面侧视图，该器件组装件可以包括一个或多个具有集成在如本文中所描述的半导体衬底上的基于VC的自旋量子位的自旋量子位器件组装件。图9是示例性量子计算设备的框图，该量子计算设备可以包括一个或多个具有集成在如本文中所描述的半导体衬底上的基于VC的自旋量子位的自旋量子位器件组装件。具体实施方式概览如上文简略描述的，量子计算或量子信息处理指的是与使用量子力学现象来操纵数据的计算系统有关的研究领域。量子力学现象的一个示例是量子叠加原理，其断言任何两个或更多个量子态可以加在一起，即叠加，以产生另一个有效量子态，并且任何量子态可以被表示为两个或更多个其他不同状态的和。量子纠缠是量子力学现象的另一示例。纠缠指的是以下述这样的方式来生成或相互作用的粒子群：即一个粒子的状态变得与其他粒子的状态缠绕在一起。此外，不能独立地描述每个颗粒的量子态。而是，作为整体，为纠缠粒子的群给出量子态。量子力学现象的又一示例有时被描述为“塌缩”，因为其声称当我们观察（测量）粒子时，我们不可避免地改变它们的属性，其中一旦被观察到，粒子就不再处于叠加或纠缠的状态中（即，通过试图确定有关粒子的任何事，我们使它们的状态塌缩）。简而言之，叠加假定给定的粒子可以同时处于两个状态中，纠缠假定两个粒子可以是相关的，因为它们能够立即协调它们的状态而不考虑它们之间在空间和时间上的距离，并且塌缩假定的是，当一个人观察粒子时，该人不可避免地改变粒子的状态及其与其他粒子的纠缠。这些独特的现象使得操纵量子计算机中的数据与操纵经典计算机（即，使用经典物理现象的计算机）的数据显著不同。因此，工业和学术界两者都在持续专注于寻找新的和改进的物理系统，其功能可以接近理论上设计的量子位所预期的功能。用于实现迄今为止已经被探索的量子位的物理系统包括例如超导量子位、量子点自旋量子位、基于施主的自旋量子位、基于VC的自旋量子位、单陷阱离子量子位、光子极化量子位等。在量子位的各种物理实现方式中，基于VC的自旋量子位是用于构建量子计算机的有希望的候选者。VC是由一个取代原子和邻近空缺在绝缘碳基材料中形成的缺陷，例如金刚石（即，碳的亚稳态同素异形体是碳原子被布置在被称为“金刚石晶格”的面心立方（FCC）晶体结构的变型中）。VC形成三重态，即，系统的量子态由具有三个允许的自旋分量的值（即，三个允许的自旋态）表征，并且因此可以被用来形成自旋量子位。有利地，VC可以使用光学激发来控制，例如初始化（即，设置）和读出，并且在室温下具有相对长的相干时间。使用光学激发在室温下相干地控制VC的潜力是非常有价值的，从而使得对于各种量子计算应用而言，基于VC的自旋量子位值得追求。在学术环境中，通常使用注入或delta掺杂在一块金刚石中形成VC。虽然这样的方法可能足以在实验室环境中制造基于VC的自旋量子位器件，但其具有低产率、是昂贵的、并且与半导体工业中使用的晶片级制造技术不一致。VC是在实现了基于VC的自旋量子位的量子电路中不可或缺的构建块，其中这些VC形成可以接近于理论上设计的量子位的功能的量子电路元件的基础。因此，关于用于在量子电路组装件中使用的VC的晶片级集成的改进是合期望的。特别地，将合期望的是具有用于制造具有足够性能并且可以使用晶片级技术（例如，超大规模集成（VLSI）技术）来制造的基于VC的自旋量子位器件的方法。本公开的实施例提出了制造量子电路组装件的不同方法，特别是制造包括VC的自旋量子位器件组装件的方法，以及包括这样的VC的自旋量子位器件组装件和包括这样的组装件的各种设备。特别地，本公开的实施例提供了用于在半导体衬底上集成VC的两种方法，其中，在本公开的上下文中，在衬底“上”集成被理解为指的是在衬底上（即，直接在衬底上而在其之间没有任何中间层）、之上（即，在衬底与VC之间可以存在一个或多个层）或者至少部分地在衬底中包括VC。本文中所描述的第一方法基于使用自组装过程以用于在半导体衬底上集成被称为“VC岛”的结构。这样的方法在本文中被称为“自组装方法”。本文中所描述的第二方法基于在半导体衬底之上使用III-N半导体材料的缓冲层，并且然后将VC岛集成在绝缘碳基材料中，该绝缘碳基材料诸如作为在III-N缓冲层上的层生长的或者在形成在III-N缓冲层中的开口中生长的金刚石。如本文中所使用的，术语“III-N半导体材料”指的是具有氮（N）与属于元素周期表的III族的一种或多种元素组合的半导体材料，例如，GaN。由于使用III-N缓冲层，第二种方法在本文中被称为“基于III-N缓冲的方法”。通常根据这些方法中的任何方法在半导体制本文档来自技高网...

【技术保护点】
1.一种自旋量子位器件组装件，其包括：包括半导体材料的衬底；以及至少一个空缺中心（VC）岛，其包括具有至少一个VC的绝缘碳基材料，其中所述VC岛的至少一部分被所述半导体材料包围。

【技术特征摘要】
2018.03.22 US 15/9282201.一种自旋量子位器件组装件，其包括：包括半导体材料的衬底；以及至少一个空缺中心（VC）岛，其包括具有至少一个VC的绝缘碳基材料，其中所述VC岛的至少一部分被所述半导体材料包围。2.根据权利要求1所述的自旋量子位器件组装件，其中所述VC岛的所述部分被集成在所述半导体材料的最上层中。3.根据权利要求1所述的自旋量子位器件组装件，其中所述VC岛的所述部分延伸到所述半导体材料中至20纳米与1000纳米之间的深度。4.根据权利要求1所述的自旋量子位器件组装件，其中所述VC岛在第一平面中的所述部分的横截面大于所述VC岛在第二平面中的所述部分的横截面，所述第二平面比所述第一平面更远离所述衬底的最上表面。5.根据权利要求1-4中任一项所述的自旋量子位器件组装件，其中所述VC岛的所述部分具有基本上圆锥形状或基本上截锥形状。6.根据权利要求1-4中任一项所述的自旋量子位器件组装件，进一步包括：在所述半导体材料与所述VC岛的所述部分之间的一层另外的材料，其中所述另外的材料包括具有羟基（-OH）末端的材料、具有氢（-H）末端的材料、具有氧（-O）末端的材料或具有氮（-N）末端的材料，并且具有0.1与5纳米之间的厚度。7.根据权利要求1-4中任一项所述的自旋量子位器件组装件，其中所述VC岛的所述部分是第一部分，所述VC岛进一步具有没有被所述半导体材料包围的第二部分。8.根据权利要求1-4中任一项所述的自旋量子位器件组装件，其中所述VC岛的最上表面的至少一部分具有凸起形状。9.根据权利要求1-4中任一项所述的自旋量子位器件组装件，其中所述绝缘碳基材料包括金刚石。10.根据权利要求1-4中任一项所述的自旋量子位器件组装件，其中所述绝缘碳基材料包括同位素纯化的碳，其中所述同位素纯化的碳包括少于1原子百分比的量的13C同位素。11.一种量子集成电路（IC）封装，其包括：半导体衬底；第一自旋量子位和第二自旋量子位，每个包括空缺中心（VC）岛，所述VC岛包括其中具有VC的绝缘碳基材料，其中所述VC岛的至少一部分被所述半导体衬底包围；与所述第一自旋量子位相关联的谐振器；以及与所述第二自旋量子位相关联的谐振器。12.根据权利要求11所述的量子IC封装，其中与所述第一自旋量子位相关联的谐振器的一端处于所述第一自旋量子位的VC岛的至少一部分之上。13.根据权利要求12所述的量子IC封装，其...

【专利技术属性】
技术研发人员：NK托马斯，M拉多萨夫耶维奇，S达斯古普塔，R皮拉里塞蒂，K辛格，HC乔治，JM罗伯茨，DJ米夏拉克，R考迪洛，ZR约斯科维茨，L拉姆珀特，JS克拉克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US