内埋式元件结构及其制造方法技术

本发明专利技术提供一种内埋式元件结构及其制造方法，内埋式元件结构包括线路板、电子元件、介电材料层及连接线路层。线路板具有穿槽且包括核心层、第一线路层、第二线路层及导通孔。第一线路层与第二线路层位于核心层的相对两侧。穿槽贯穿第一线路层及核心层。导通孔电性连接第一线路层与第二线路层。电子元件设置于穿槽内且包括多个连接垫。第一线路层的第一电性连接面与连接垫的第二电性连接面共平面。介电材料层填充于穿槽内。连接线路层接触第一电性连接面与第二电性连接面。

Structure and Manufacturing Method of Embedded Components

【技术实现步骤摘要】
内埋式元件结构及其制造方法
本专利技术涉及一种电子元件及其制造方法，尤其涉及一种内埋式元件结构及其制造方法。
技术介绍
在一般的内埋式元件结构中，至少会通过导通孔(conductivethroughvia)以将电子元件与印刷电路板(printedcircuitboard；PCB)相连接。然而，上述的连接方式会使电子元件与印刷电路板之间的电性传输路径长，可能会造成电子产品的功率(power)和/或信号(signal)的衰减程度高，也容易产生噪声(noise)，因此降低了电子产品的品质。并且，这样的内埋式元件结构制作方式较为复杂，且厚度较厚。
技术实现思路
本专利技术提供一种内埋式元件结构及其制作方法，其厚度可以较薄且制造方法可以较为简单。本专利技术的内埋式元件结构包括线路板、电子元件、介电材料层以及连接线路层。线路板具有穿槽。线路板包括核心层、第一线路层、第二线路层以及至少一导通孔。第一线路层与第二线路层分别位于核心层的相对两侧。穿槽至少贯穿第一线路层以及核心层。导通孔贯穿核心层，以电性连接第一线路层与第二线路层。电子元件设置于穿槽内。电子元件包括暴露于穿槽外的多个连接垫。第一线路层的第一电性连接面与各连接垫的第二电性连接面共平面。介电材料层至少填充于穿槽内。连接线路层覆盖并接触第一电性连接面与各第二电性连接面。连接垫通过连接线路层电性连接至第一线路层。在本专利技术的一实施例中，上述的介电材料层进一步填充于各连接垫与第一线路层之间。介电材料层具有与第一电性连接面共平面的介电表面。连接线路层覆盖并接触第一电性连接面、介电表面以及第二电性连接面。在本专利技术的一实施例中，在垂直于第一电性连接面的截面上，上述的连接线路层在第一电性连接面、介电表面以及第二电性连接面上的截面厚度一致。在本专利技术的一实施例中，上述的穿槽的截面积大于电子元件于第二电性连接面的表面积。在本专利技术的一实施例中，上述的内埋式元件结构还包括第一介电层。第一介电层与第一线路层设置于核心层的同一侧。第一介电层覆盖第一线路层的至少部分与连接线路层的至少部分，且第一介电层具有暴露出第一线路层或连接线路层的至少一开口。在本专利技术的一实施例中，上述的第一介电层的组成材料包括防焊材料。在本专利技术的一实施例中，上述的介电材料层具有位于穿槽外的覆盖部。覆盖部覆盖核心层上第二线路层所在的一侧，且覆盖部覆盖第二线路层的至少部分。在本专利技术的一实施例中，上述的介电材料层的覆盖部具有暴露出第二线路层或导通孔的至少一介电开口。在本专利技术的一实施例中，上述的内埋式元件结构还包括第二介电层。第二介电层覆盖介电材料层的覆盖部，且第二介电层具有暴露出第二线路层或导通孔的至少一开口。在本专利技术的一实施例中，上述的第二介电层的组成材料包括防焊材料。在本专利技术的一实施例中，上述的穿槽与至少一导通孔相连通。本专利技术的内埋式元件结构的制造方法包括以下步骤。提供载体。将线路板置于载体上。线路板具有穿槽。线路板包括核心层、第一线路层以及第二线路层。第一线路层接触载体。第一线路层与第二线路层分别位于核心层的相对两侧。穿槽至少贯穿第一线路层以及核心层。将电子元件置于载体上。电子元件具有多个连接垫。这些连接垫接触载体。在将线路板与电子元件置于载体上，且使电子元件嵌入于穿槽内之后，形成介电材料层于载体上。介电材料层至少填充于穿槽内。移除载体，以暴露出第一线路层以及这些连接垫。第一线路层的第一电性连接面与各连接垫的第二电性连接面共平面。移除载体之后，形成连接线路层。连接线路层覆盖并接触第一电性连接面与各第二电性连接面。在本专利技术的一实施例中，上述的线路板还包括至少一导通孔。导通孔贯穿核心层，以电性连接第一线路层与第二线路层。在本专利技术的一实施例中，上述的穿槽与导通孔彼此相连通。在本专利技术的一实施例中，上述的内埋式元件的制造方法还包括以下步骤。形成连接线路层之后，形成第一介电层。第一介电层覆盖第一线路层的至少部分与连接线路层的至少部分。在本专利技术的一实施例中，上述的第一介电层的组成材料包括防焊材料。在本专利技术的一实施例中，上述的内埋式元件结构的制造方法还包括以下步骤。形成介电材料层之后，于线路板上形成贯穿核心层、第一线路层以及第二线路层的至少一贯孔。于至少一贯孔内填入导电材料，以构成贯穿核心层的至少一导通孔。导通孔电性连接第一线路层与第二线路层。在本专利技术的一实施例中，上述的介电材料层具有位于穿槽外的覆盖部。覆盖部覆盖核心层上第二线路层所在的一侧，且覆盖第二线路层的至少部分。在本专利技术的一实施例中，上述的内埋式元件结构的制造方法还包括以下步骤。于介电材料层的覆盖部上形成至少一介电开口。介电开口暴露出第二线路层。在本专利技术的一实施例中，上述的内埋式元件结构的制造方法还包括以下步骤。形成第二介电层。第二介电层覆盖介电材料层的覆盖部。在本专利技术的一实施例中，上述的内埋式元件结构的制造方法还包括以下步骤。于第二介电层上形成至少一第二开口。第二开口暴露出第二线路层。在本专利技术的一实施例中，上述的第二介电层的组成材料包括防焊材料。基于上述，在本专利技术内埋式元件结构中，通过连接线路层直接将电子元件与线路板电性连接，而可以无须形成或省略电子元件与线路板之间的导通孔。因此，内埋式元件结构的制造方法可以较为简单，且厚度可以较薄。另外，通过连接线路层可以降低电子元件与线路板之间的线路长度，进而可以降低信号传输时间(即，时延(delaytime))，进而可以提升不同电子元件间的传输速率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A至图1H是依照本专利技术的第一实施例的一种内埋式元件结构的制造方法的剖面示意图。图1I是依照本专利技术的第一实施例的一种内埋式元件结构的上视示意图。图2是依照本专利技术的第二实施例的一种内埋式元件结构的剖面示意图。图3A至图3E是依照本专利技术的第三实施例的一种内埋式元件结构的制造方法的剖面示意图。图4A、图4B及图4D是依照本专利技术的第四实施例的一种内埋式元件结构的制造方法的下视示意图。图4C、图4E至图4H是依照本专利技术的第四实施例的一种内埋式元件结构的制造方法的剖面示意图。图5A至图5F是依照本专利技术的第五实施例的一种内埋式元件结构的制造方法的剖面示意图。图5G是依照本专利技术的第五实施例的一种内埋式元件结构的上视示意图。图6是依照本专利技术的第六实施例的一种内埋式元件结构的剖面示意图。图7是依照本专利技术的第七实施例的一种内埋式元件结构的剖面示意图。【符号说明】100、200、300、400、500、600、700：内埋式元件110、310'、310、410'、410：线路板110a、310'a、310a、410a：第一侧110b、310b、410b：第二侧110c、410c：穿槽310e：贯孔111：核心层111d：核心层侧壁112、112'、112”：第一线路层112a：第一电性连接面112d：第一线路层侧壁113：第二线路层113a：第三电性连接面113d：第二线路层侧壁114、114'、114”、314：导通孔120、520：电子元件121：连接垫121a、521a：第二电性连接面521：第一连接垫522：第二连接垫130：介电材料层130a、530a：介电表面530：第一介电材料层131、531：覆盖部131本文档来自技高网...

【技术保护点】
1.一种内埋式元件结构，包括：线路板，具有穿槽，且所述线路板包括：核心层；第一线路层；第二线路层，与所述第一线路层分别位于所述核心层的相对两侧，且所述穿槽至少贯穿所述第一线路层以及所述核心层；以及至少一导通孔，贯穿所述核心层，以电性连接所述第一线路层与所述第二线路层；电子元件，设置于所述穿槽内，其中所述电子元件包括暴露于所述穿槽外的多个连接垫，且所述第一线路层的第一电性连接面与各所述多个连接垫的第二电性连接面共平面；介电材料层，至少填充于所述穿槽内；以及连接线路层，覆盖并接触所述第一电性连接面与各所述第二电性连接面，且所述多个连接垫通过所述连接线路层电性连接至所述第一线路层。

【技术特征摘要】
2018.03.20 US 62/645,7841.一种内埋式元件结构，包括：线路板，具有穿槽，且所述线路板包括：核心层；第一线路层；第二线路层，与所述第一线路层分别位于所述核心层的相对两侧，且所述穿槽至少贯穿所述第一线路层以及所述核心层；以及至少一导通孔，贯穿所述核心层，以电性连接所述第一线路层与所述第二线路层；电子元件，设置于所述穿槽内，其中所述电子元件包括暴露于所述穿槽外的多个连接垫，且所述第一线路层的第一电性连接面与各所述多个连接垫的第二电性连接面共平面；介电材料层，至少填充于所述穿槽内；以及连接线路层，覆盖并接触所述第一电性连接面与各所述第二电性连接面，且所述多个连接垫通过所述连接线路层电性连接至所述第一线路层。2.根据权利要求1所述的内埋式元件结构，其中所述介电材料层进一步填充于各所述多个连接垫与所述第一线路层之间，且具有与所述第一电性连接面共平面的介电表面，所述连接线路层覆盖并接触所述第一电性连接面、所述介电表面以及所述第二电性连接面。3.根据权利要求2所述的内埋式元件结构，其中在垂直于所述第一电性连接面的截面上，所述连接线路层在所述第一电性连接面、所述介电表面以及所述第二电性连接面上的截面厚度一致。4.根据权利要求1所述的内埋式元件结构，其中所述穿槽的截面积大于所述电子元件于所述第二电性连接面的表面积。5.根据权利要求1所述的内埋式元件结构，还包括：第一介电层，与所述第一线路层设置于所述核心层的同一侧，覆盖所述第一线路层的至少部分与所述连接线路层的至少部分，且所述第一介电层具有暴露出所述第一线路层或所述连接线路层的至少一开口。6.根据权利要求5所述的内埋式元件结构，其中所述第一介电层的组成材料包括防焊材料。7.根据权利要求1所述的内埋式元件结构，其中所述介电材料层具有位于所述穿槽外的覆盖部，覆盖所述核心层上所述第二线路层所在的一侧，且覆盖所述第二线路层的至少部分。8.根据权利要求7所述的内埋式元件结构，其中所述介电材料层的所述覆盖部具有暴露出所述第二线路层或所述导通孔的至少一介电开口。9.根据权利要求7所述的内埋式元件结构，还包括：第二介电层，覆盖所述介电材料层的所述覆盖部，且所述第二介电层具有暴露出所述第二线路层或所述导通孔的至少一开口。10.根据权利要求9所述的内埋式元件结构，其中所述第二介电层的组成材料包括防焊材料。11.根据权利要求1所述的内埋式元件结构，其中所述穿槽与所述至少一导通孔相连通。12.一种内埋式元件结构的制造方法，包括：提供载体；将...

【专利技术属性】
技术研发人员：谭瑞敏，郑振华，王金胜，黄重旗，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：中国台湾,71