低触发可调控维持电压双向静电释放器件制造技术

本实用新型专利技术公开了一种低触发可调控维持电压双向静电释放器件，包括P型衬底；P型衬底上设有第一、第二N阱；第一N阱中设有第一N+注入区、第一P+注入区，第二N阱中设有第四P+注入区、第四N+注入区，第二P+注入区横跨第一N阱和P型衬底，第三P+注入区横跨P型衬底和第二N阱；第二P+注入区与第三P+注入区之间设有第二、第三N+注入区；第一多晶硅栅位于第一、第二P+注入区之间；第二多晶硅栅位于第二、第三N+注入区之间；第三多晶硅栅位于第三、第四P+注入区之间。本实用新型专利技术在传统双向SCR中间嵌入NMOS管，通过给GATE不同的栅压调控器件的维持电压，可降低维持电压来箝住ESD脉冲。

Low Trigger Bidirectional Electrostatic Release Device with Adjustable Maintenance Voltage

【技术实现步骤摘要】
低触发可调控维持电压双向静电释放器件
本技术涉及集成电路领域，特别涉及一种低触发可调控维持电压双向静电释放器件。
技术介绍
静电放电(ESD)是造成集成电路(IC)芯片和一些电子产品失效的主要因素。而且随着半导体工艺的不断进步，ESD保护越来越难应对，也使得ESD保护的问题越来越得到重视。随着器件尺寸的减小和集成电路的复杂程度的提高，需要一种占用芯片面积小且泄放静电能力好的ESD保护器件，这成为了集成电路工程师所要面临的挑战。可控硅器件(SiliconControlledRectifier，SCR)是芯片内ESD防护的常规器件结构，但它不是CMOS工艺中的标准器件。它与二极管、三极管、场效应晶体管相比，因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上以较小的芯片面积达成较高的静电防护等级。双向可控硅器件(Dual-DirectionSCR，DDSCR)是一种紧凑型ESD防护器件，它能够起到节省面积和降低寄生参数的作用，在正向和反向两个方向对电压进行箝位。它可用于传输高于或低于地电平信号的输入/输出(I/O)引脚的静电防护。由于SCR的触发电压和维持电压一般不落在ESD的设计窗内，因此不能直接被应用于CMOS电路，必须对其进行改进。如图1所示，可在传统SCR中嵌入两个PMOS管，通过将两个多晶硅栅分别比阴极、阳极相连，可以降低正反向的触发电压。该结构的等效电路图如图2所示。但其维持电压不容易调整，对工艺流程也有特殊要求，这就限制了它的应用范围。
技术实现思路
为了解决上述技术问题，本技术提供一种结构简单的低触发可调控维持电压双向静电释放器件。本技术解决上述问题的技术方案是：一种低触发可调控维持电压双向静电释放器件，包括P型衬底、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一至第四P+注入区、第一至第四N+注入区；所述P型衬底从左至右设有第一N阱、第二N阱；所述第一N阱中从左至右设有第一N+注入区、第一P+注入区，第一N+注入区左侧设有第一场氧隔离区；所述第二N阱中从左至右设有第四P+注入区、第四N+注入区，第四N+注入区右侧设有第二场氧隔离区；所述第二P+注入区横跨在第一N阱和P型衬底的交界处；所述第三P+注入区横跨在P型衬底和第二N阱的交界处；所述P型衬底上位于第二P+注入区与第三P+注入区之间的位置处从左至右设有第二N+注入区、第三N+注入区；所述第一多晶硅栅位于第一N阱之上，第一P+注入区和第二P+注入区之间；所述第二多晶硅栅位于P型衬底之上，第二N+注入区和第三N+注入区之间；所述第三多晶硅栅位于第二N阱之上，第三P+注入区和第四P+注入区之间。上述低触发可调控维持电压双向静电释放器件，所述第一场氧隔离区的左侧与P型衬底的左侧边缘相连接，第一场氧隔离区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一P+注入区的左侧相连接，第一P+注入区的右侧和第二P+注入区的左侧之间为第一多晶硅栅；第二P+注入区的右侧与第二N+注入区的左侧相连接；第二N+注入区右侧和第三N+注入区左侧之间为第二多晶硅栅；第三N+注入区的右侧与第三P+注入区的左侧相连接；第三P+注入区右侧和第四P+注入区左侧之间为第三多晶硅栅；第四P+注入区的右侧与第四N+注入区的左侧相连接，第四N+注入区的右侧与第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与P型衬底的右侧边缘相连接。上述低触发可调控维持电压双向静电释放器件，第二P+注入区与第二N+注入区电连接；第三N+注入区与第三P+注入区电连接，第一N+注入区、第一P+注入区和第三多晶硅栅相连作为器件的阳极；第二多晶硅栅作为器件的控制栅极；第一多晶硅栅、第四P+注入区和第四N+注入区连接在一起作为器件的阴极。上述低触发可调控维持电压双向静电释放器件，所述静电释放器件的等效电路包括：由第一P+注入区、第一N阱、P型衬底形成的第一PNP型晶体管，其中第一P+注入区作为第一PNP型晶体管的发射极，第一N阱作为第一PNP型晶体管的基极，P型衬底作为第一PNP型晶体管的集电极；由第一N阱、P型衬底、第二N阱形成的第一NPN型晶体管，其中第一N阱作为第一PNP型晶体管的集电极，P型衬底作为第一NPN型晶体管的基极，第二N阱作为第一NPN型晶体管的发射极；由第四P+注入区、P型衬底、第一N阱形成的第二PNP型晶体管，其中第四P+注入区作为第二NPN型晶体管的发射极，P型衬底作为第二PNP型晶体管的基极，第一N阱作为第二PNP型晶体管的集电极；在第一N阱中形成的第一N阱寄生电阻和第一NPN型晶体管集电极寄生电阻；在第二N阱中形成的第二N阱寄生电阻和第一NPN型晶体管集电极寄生电阻；在P型衬底左半部分形成的第一P型衬底寄生电阻和第一NPN型晶体管集电极寄生电阻；在P型衬底右半部分形成的第二P型衬底寄生电阻和第二NPN型晶体管集电极寄生电阻。上述低触发可调控维持电压双向静电释放器件，当ESD脉冲来到器件阳极，器件阴极接地时，第一N阱与P型衬底被反偏；若脉冲电压高于第一N阱与P型衬底的雪崩击穿电压，器件内产生雪崩电流，电流从阳极流经第一N阱寄生电阻，当第一N阱寄生电阻的电压高于第一PNP型晶体管的be结正向导通电压时，第一PNP型晶体管开启，开启的第一PNP型晶体管为第一NPN型晶体管提供基极电流，随后，第一NPN型晶体管开启并为第一PNP型晶体管提供基极电流；此后即使没有雪崩电流产生，第一NPN型晶体管和第一PNP型晶体管已构成了正反馈回路，由第一PNP型晶体管和第一NPN型晶体管构成的SCR结构被导通，泄放静电；同理，当阴极出现ESD脉冲时，或者阳极出现负ESD电压脉冲时，第二N阱与P型衬底雪崩击穿，随后，由第二PNP型晶体管和第一NPN型晶体管构成的SCR结构导通泄放静电。上述低触发可调控维持电压双向静电释放器件，当ESD脉冲来到器件阳极，器件阴极接地时，所述第一多晶硅栅接地，第三多晶硅栅接阳极，由第三P+注入区、第四P+注入区和第三多晶硅栅构成的PMOS管Ⅱ关断，第一P+注入区、第二P+注入区和第一多晶硅栅构成的PMOS管Ⅰ导通，由于电压耦合效应提高了PMOS管Ⅰ的栅电位，增加了第一PNP型晶体管基区电流；同理，当ESD脉冲来到器件阴极，器件阳极接地时，所述第一多晶硅栅接地，第三多晶硅栅接阳极，由第三P+注入区、第四P+注入区和第三多晶硅栅构成的PMOS管Ⅱ开启，第一P+注入区、第二P+注入区和第一多晶硅栅构成的PMOS管Ⅰ关断，由于电压耦合效应提高了PMOS管Ⅱ栅电位，增加了第二PNP型晶体管基区电流，从而降低了器件正反向的触发电压。上述低触发可调控维持电压双向静电释放器件，当ESD高压脉冲来到器件阳极，器件阴极接地时，对所述第二多晶硅栅施加正向电压，此时第二N+注入区、第三N+注入区和第二多晶硅栅构成的NMOS管开启，NMOS管的沟道电阻小于衬底寄生电阻，维持电压提高；对所述第二多晶硅栅施加反向电压时，NMOS管的沟道电阻大于衬底寄生电阻，维持电压减小。本技术的有益效果在于：本技术通过在传统双向SCR左右两端各嵌入两个PMOS管，通过给两个多晶硅栅连接不同的电极控制其导通和关断本文档来自技高网...

【技术保护点】
1.一种低触发可调控维持电压双向静电释放器件，其特征在于：包括P型衬底、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一至第四P+注入区、第一至第四N+注入区；所述P型衬底从左至右设有第一N阱、第二N阱；所述第一N阱中从左至右设有第一N+注入区、第一P+注入区，第一N+注入区左侧设有第一场氧隔离区；所述第二N阱中从左至右设有第四P+注入区、第四N+注入区，第四N+注入区右侧设有第二场氧隔离区；所述第二P+注入区横跨在第一N阱和P型衬底的交界处；所述第三P+注入区横跨在P型衬底和第二N阱的交界处；所述P型衬底上位于第二P+注入区与第三P+注入区之间的位置处从左至右设有第二N+注入区、第三N+注入区；所述第一多晶硅栅位于第一N阱之上，第一P+注入区和第二P+注入区之间；所述第二多晶硅栅位于P型衬底之上，第二N+注入区和第三N+注入区之间；所述第三多晶硅栅位于第二N阱之上，第三P+注入区和第四P+注入区之间。

【技术特征摘要】
1.一种低触发可调控维持电压双向静电释放器件，其特征在于：包括P型衬底、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一至第四P+注入区、第一至第四N+注入区；所述P型衬底从左至右设有第一N阱、第二N阱；所述第一N阱中从左至右设有第一N+注入区、第一P+注入区，第一N+注入区左侧设有第一场氧隔离区；所述第二N阱中从左至右设有第四P+注入区、第四N+注入区，第四N+注入区右侧设有第二场氧隔离区；所述第二P+注入区横跨在第一N阱和P型衬底的交界处；所述第三P+注入区横跨在P型衬底和第二N阱的交界处；所述P型衬底上位于第二P+注入区与第三P+注入区之间的位置处从左至右设有第二N+注入区、第三N+注入区；所述第一多晶硅栅位于第一N阱之上，第一P+注入区和第二P+注入区之间；所述第二多晶硅栅位于P型衬底之上，第二N+注入区和第三N+注入区之间；所述第三多晶硅栅位于第二N阱之上，第三P+注入区和第四P+注入区之间。2.根据权利要求1所述的低触发可调控维持电压双向静电释放器件，其特征在于：所述第一场氧隔离区的左侧与P型衬底的左侧边缘相连接，第一场氧隔离区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一P+注入区的左侧相连接，第一P+注入区的右侧和第二P+注入区的左侧之间为第一多晶硅栅；第二P+注入区的右侧与第二N+注入区的左侧相连接；第二N+注入区右侧和第三N+注入区左侧之间为第二多晶硅栅；第三N+注入区的右侧与第三P+注入区的左侧相连接；第三P+注入区右侧和第四P+注入区左侧之间为第三多晶硅栅；第四P+注入区的右侧与第四N+注入区的左侧相连接，第四N+注入区的右侧与第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与P型衬底的右侧边缘相连接。3.根据权利要求1所述的低触发可调控维持电压双向静电释放器件，其特征在于：第二P+注入区与第二N+注入区电连接；第三N+注入区与第三P+注入区电连接，第一N+注入区、第一P+注入区和第三多晶硅栅相连作为器件的阳极；第二多晶硅栅作为器件的控制栅极；第一多晶硅栅、第四P+注入区和第四N+注入区连接在一起作为器件的阴极。4.根据权利要求1所述的低触发可调控维持电压双向静电释放器件，其特征在于，所述静电释放器件的等效电路包括：由第一P+注入区、第一N阱、P型衬底形成的第一PNP型晶体管，其中第一P+注入区作为第一PNP型晶体管的发射极，第一N阱作为第一PNP型晶体管的基极，P型衬底作为第一PNP型晶体管的集电极；由第一N阱、P型衬底、第二N阱形成的第一NPN型晶体管，其中第一N阱作为第一PNP型晶体管的集电极，P型衬底作为第一NPN型晶体管的基极，第二N阱作为第一NPN型晶体管的发射极；由第四P+注入区、P型衬底、第一N阱形成的第...

【专利技术属性】
技术研发人员：汪洋，李婕妤，骆生辉，金湘亮，董鹏，
申请(专利权)人：湖南静芯微电子技术有限公司，
类型：新型
国别省市：湖南,43